特許
J-GLOBAL ID:200903049320469702
半導体素子を形成する方法
発明者:
,
,
出願人/特許権者:
代理人 (4件):
浅村 皓
, 浅村 肇
, 白江 克則
, 吉田 裕
公報種別:公表公報
出願番号(国際出願番号):特願2006-506013
公開番号(公開出願番号):特表2006-523920
出願日: 2004年03月23日
公開日(公表日): 2006年10月19日
要約:
回路2および回路に電気接続するための端子手段3を含む半導体基板1と、素子のさらなる層を形成するための、少なくとも1つの溝5を含む薄板4とから半導体素子を形成する方法。接着剤は、基板1及び薄板4のうちの少なくとも1つに塗布される。基板及び薄板は、次いで溝5が端子手段3に対向するような位置に位置合わせされる。基板及び薄板は、次いで接着剤を用いて互いに接着される。
請求項(抜粋):
半導体素子を形成する方法において、
回路および該回路に電気接続するための端子手段を含む半導体基板を提供する段階と、
前記素子のさらなる層を形成するための、少なくとも1つの溝を含む薄板を提供する段階と、
前記基板及び前記薄板のうちの少なくとも1つに接着剤を塗布する段階と、
前記少なくとも1つの溝が前記端子手段に対向する位置に、前記基板及び前記薄板を位置合わせし、前記接着剤を用いて前記位置で前記基板と前記薄板とを接着する段階とを含む、半導体素子を形成する方法。
IPC (4件):
H05B 33/10
, H05B 33/04
, H05B 33/06
, H01L 51/50
FI (4件):
H05B33/10
, H05B33/04
, H05B33/06
, H05B33/14 A
Fターム (8件):
3K107AA01
, 3K107CC45
, 3K107DD12
, 3K107DD38
, 3K107EE22
, 3K107EE42
, 3K107EE55
, 3K107GG52
引用特許:
前のページに戻る