特許

J-GLOBAL ID：200903049355378882

発振回路

発明者： 坪井 俊秀
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平5-306847
公開番号（公開出願番号）：特開平7-162237
出願日： 1993年12月07日
公開日（公表日）： 1995年06月23日
要約：

【要約】【目的】 インバータを用いた発振回路を構成する際に、電源電圧が低い場合であっても、常に発振が可能な発振回路を実現すること。【構成】 ソースが第1の電源に接続され、ゲートが入力端子に接続された第1導電型の第1のMOSFETと、ソースが第2の電源に接続され、ゲートが入力端子に接続され、ドレインが第1のMOSFETのドレインと共通に出力端子に接続された第2の導電型の第2のMOSFETと、前記第1の電源と第1のMOSFETのドレインとの間に接続された抵抗と、入力端子と出力端子との間に並列に接続された抵抗および水晶振動子と、前記水晶振動子の両端と接地との間にそれぞれ設けられた容量とを有することを特徴とする。

請求項（抜粋）：

ソースが第1の電源に接続され、ゲートが入力端子に接続された第1導電型の第1のMOSFETと、ソースが第2の電源に接続され、ゲートが入力端子に接続され、ドレインが第1のMOSFETのドレインと共通に出力端子に接続された第2の導電型の第2のMOSFETと、前記第1の電源と第1のMOSFETのドレインとの間に接続された抵抗と、入力端子と出力端子との間に並列に接続された抵抗および水晶振動子と、前記水晶振動子の両端と接地との間にそれぞれ設けられた容量とを有することを特徴とする発振回路。

IPC (3件)：

H03B 5/36 ,  H03B 5/32 ,  H03K 19/0948

引用特許：

審査官引用 (3件)

• 特開昭50-080062
  
• 発振制御回路および発振回路
  公報種別：公開公報   出願番号：特願平4-119220   出願人：日本プレシジョン・サーキッツ株式会社
• 発振回路
  公報種別：公開公報   出願番号：特願平4-348170   出願人：富士通株式会社