特許

J-GLOBAL ID：200903049358047739

電界効果トランジスタ

発明者： 恩田 和彦 ,  丸橋 建一 ,  葛原 正明
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-113283
公開番号（公開出願番号）：特開平5-315365
出願日： 1992年05月06日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】 高性能InAlAs/InGaAsヘテロ接合電界効果トランジスタを提供する。【構成】 半絶縁性InP基板11上に、バッファ層12、ノンドープチャネル層13a、13b、13c、n型不純物がドープされた電子供給層15がこの順で積層された電界効果トランジスタであって、ノンドープチャネル層中のIn組成を階段状に変化させ、所望の位置のIn組成を高く設定する。【効果】 InAlAs/InGaAsヘテロ接合による2次元電子ガスFETにおいてチャネル電子密度の向上が得られ、かつチャネル走行電子の有効質量の低減並びに走行特性の向上が得られる。これはデバイスに於ける高周波動作の向上に反映し、遮断周波数、雑音特性、高出力特性等のデバイス特性の向上を実現する。

請求項（抜粋）：

半絶縁性InP基板上に、バッファ層、ノンドープチャネル層、n型不純物ドープされた電子供給層がこの順で積層された電界効果トランジスタに於いて、前記ノンドープチャネル層はIn<SB>x 1 </SB>Ga<SB>1 - x 1 </SB>As層、In<SB>x 2 </SB>Ga<SB>1 - x 2 </SB>As層、In<SB>x 3 </SB>Ga<SB>1 - x 3 </SB>As層がこの順で前記バッファ層から前記電子供給層にむかう方向に積層された構造であると共に、0.4<x1<x2<0.9及び0.4<x3<x2<0.9を充たすことを特徴とする電界効果トランジスタ。

IPC (2件)：

H01L 21/338 ,  H01L 29/812

引用特許：

審査官引用 (1件)

• 電界効果トランジスタ
  公報種別：公開公報   出願番号：特願平3-320828   出願人：日本電気株式会社