特許
J-GLOBAL ID：200903049380672353
半導体部品の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (6件)：
大塚 康徳
, 高柳 司郎
, 大塚 康弘
, 木村 秀二
, 松丸 秀和
, 下山 治
公報種別：公表公報
出願番号（国際出願番号）：特願2004-565915
公開番号（公開出願番号）：特表2006-513563
出願日： 2003年12月23日
公開日（公表日）： 2006年04月20日
要約：
少なくとも1つの第1の垂直方向の電力部品(5、9)、少なくとも1つの側方の能動部品(6)及び/又は少なくとも1つの第2の垂直方向の電力部品(10)を備え、これらの間に絶縁体(4)が埋め込まれた少なくとも1つのトレンチ(2)が配置される半導体部品の製造方法が開示される。また、かかる方法で製造される半導体部品が開示される。半導体部品は、トレンチ分離によって互いから分離されるそれぞれの機能部品(5、6、9、10)の偏心配置又は同心配置によって分けられる。このような半導体部品を製造するために、少なくとも前面の1つの部分を完全に取り囲み、絶縁体(4)が埋め込まれる少なくとも1つのトレンチ(2)が、シリコン基板(1)中にエッチングにより形成される。本方法の更なる工程では、シリコン基板(1)の全領域が前記裏面から前記絶縁体(4)まで、すなわち、絶縁体の底面まで薄くされる。電力部品(5、9、10)の接触は、裏面から行われる。
請求項（抜粋）：
第1の垂直方向の電力部品(5、9)及び少なくとも1つの側方の能動部品(6)及び/又は少なくとも1つの第2の垂直方向の電力部品(10)を有する半導体部品の製造方法であって、
前面と裏面とを有するシリコン基板(1)を準備する工程と、
前記前面の少なくとも一部を完全に取り囲む少なくとも1つのトレンチ(2)を前記シリコン基板(1)中にエッチングにより形成する工程と、
少なくとも1つの誘電体を含む絶縁体(4)又は誘電体である絶縁体(4)を用いて前記少なくとも1つのトレンチ(2)を埋め込む工程と、
前記シリコン基板(1)の前記前面の上で処理工程を実行し、前記基板(1)の上に前記第1の電力部品(5、9)、前記少なくとも1つの側方の能動部品(6)及び/又は前記少なくとも1つの第2の垂直方向の電力部品(10)が共通の基準点の周りに同心円状に又は偏心して配置され、かつ、少なくとも1つの前記トレンチ(2)によって互いから分離されるように、前記第1の垂直方向の電力部品(5、9)、前記少なくとも1つの側方の能動部品(6)及び/又は前記少なくとも1つの第2の垂直方向の電力部品(10)を形成する工程と、
前記裏面から前記絶縁体(4)まで前記シリコン基板(1)の表面全体を薄くする工程と、
前記電力部品(5、9、10)を前記裏面から接触させる工程と、
を含むことを特徴とする半導体部品の製造方法。
IPC (4件)：
H01L 21/76
, H01L 29/78
, H01L 29/739
, H01L 27/04
H01L21/76 L
, H01L29/78 652R
, H01L29/78 655A
, H01L29/78 657A
5F032AA35
, 5F032AA47
, 5F032CA15
, 5F032CA17
, 5F032CA18
, 5F032CA24
, 5F032DA22
