特許
J-GLOBAL ID：200903049389365402
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2002-215062
公開番号（公開出願番号）：特開2004-056716
出願日： 2002年07月24日
公開日（公表日）： 2004年02月19日
要約：
【課題】ユーザシステムの最終段階で各信号の細かな設定を行うことが可能となり、ユーザが極めて短時間でLSI上に論理回路を組むことができ、利便性が高いLSIを実現することができる半導体装置を提供する。【解決手段】CPU1、不揮発性メモリであるフラッシュメモリ2、SRAM型FPGAであるプログラマブルロジック3、コンフィグ動作を司るコンフィグ回路4などから構成されるLSIであって、電源投入リセット時に、コンフィグ回路4の制御によってフラッシュメモリ2内の構築データをプログラマブルロジック3に転送してプログラマブルロジック3に論理回路を構築することにより、電源投入リセット直後に早期にプログラマブルロジック3に構築した回路を使用することが可能となる。【選択図】 図2
請求項（抜粋）：
CPUと、構築データの書き込みにより論理回路を構成するSRAM型FPGAと、前記SRAM型FPGAに論理回路を構成する構築データを記憶する不揮発性メモリと、前記不揮発性メモリに記憶された構築データを用いて前記SRAM型FPGAに対するコンフィグ動作を司るコンフィグ回路とを有し、前記SRAM型FPGA、前記不揮発性メモリ及び前記コンフィグ回路を同一半導体基板上に構成するものであって、
前記コンフィグ回路は、電源投入リセット時に、前記不揮発性メモリ内の構築データを前記SRAM型FPGAに転送する機能を有することを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H03K19/173 101
, G06F15/78 510G
5B062BB09
, 5B062DD10
, 5J042BA11
, 5J042DA01
, 5J042DA03
