特許
J-GLOBAL ID：200903049445293614
DC-DCコンバータ
発明者：
出願人/特許権者：
代理人 (1件)：
佐々木 聖孝
公報種別：公開公報
出願番号（国際出願番号）：特願2003-429254
公開番号（公開出願番号）：特開2005-192312
出願日： 2003年12月25日
公開日（公表日）： 2005年07月14日
要約：
【課題】昇降圧型のDC-DCコンバータにおいてインダクタンス素子を流れる電流を小さくし、出力電圧のリップルを抑制すること。【解決手段】このDC-DCコンバータでは、4つのステート、すなわち(M1,M2)=(オフ、オン)かつ(M3,M4)=(オン、オフ)の第1のステート[1]と、(M1,M2)=(オン、オフ)かつ(M3,M4)=(オフ、オン)の第2のステート[2]と、(M1,M2)=(オン、オフ)かつ(M3,M4)=(オン、オフ)の第3のステート[3]と、(M1,M2)=(オフ、オン)かつ(M3,M4)=(オフ、オン)の第4ステート[4]とを所定の順番で、好ましくは....[1]→[4]→[2]→[3]→[1]....の順序あるいは....[1]→[3]→[2]→[4]→[1]....の順序で繰り返す。【選択図】 図1
請求項（抜粋）：
電圧入力端子とインダクタンス素子の一方の端子との間に接続された第1のスイッチング素子と、
基準電位と前記インダクタンス素子の一方の端子との間に接続された第2のスイッチング素子と、
電圧出力端子と前記インダクタンス素子の他方の端子との間に接続された第3のスイッチング素子と、
基準電位と前記インダクタンス素子の他方の端子との間に接続された第4のスイッチング素子と、
前記第1のスイッチング素子がオフ状態、前記第2のスイッチング素子がオン状態、前記第3のスイッチング素子がオン状態、かつ前記第4のスイッチング素子がオフ状態となる第1のステートと、前記第1のスイッチング素子がオン状態、前記第2のスイッチング素子がオフ状態、前記第3のスイッチング素子がオフ状態、かつ前記第4のスイッチング素子がオン状態となる第2のステートと、前記第1のスイッチング素子がオン状態、前記第2のスイッチング素子がオフ状態、前記第3のスイッチング素子がオン状態、かつ前記第4のスイッチング素子がオフ状態となる第3のステートと、前記第1のスイッチング素子がオフ状態、前記第2のスイッチング素子がオン状態、前記第3のスイッチング素子がオフ状態、かつ前記第4のスイッチング素子がオン状態となる第4のステートとを所定の順序で繰り返すように前記第1、第2、第3および第4のスイッチング素子をスイッチング制御する制御部と
を有するDC-DCコンバータ。
IPC (1件)：
FI (2件)：
H02M3/155 U
, H02M3/155 H
5H730AA14
, 5H730AA15
, 5H730AS01
, 5H730AS04
, 5H730AS05
, 5H730BB11
, 5H730BB86
, 5H730BB88
, 5H730DD04
, 5H730DD16
, 5H730DD32
, 5H730EE07
, 5H730EE22
, 5H730EE59
, 5H730FD01
, 5H730FD11
, 5H730FF02
, 5H730FG02
, 5H730FG12
, 5H730FG16
