特許

J-GLOBAL ID：200903049493265711

IC試験用プログラムのデバック装置

発明者： 荒木 洋
出願人/特許権者： 株式会社アドバンテスト
代理人 (1件)： 草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-000812
公開番号（公開出願番号）：特開平9-185519
出願日： 1996年01月08日
公開日（公表日）： 1997年07月15日
要約：

【要約】【課題】 IC試験用プログラムをIC試験装置を実動させることなくデバックすることができるIC試験用プログラムのデバック装置を提供する。【解決手段】 汎用コンピュータのオペレーションシステムの下にIC試験用プログラムを組み込むことにより疑似ICテスタを構成し、疑似ICテスタの下にインターフェースを介して仮想被試験素子部、試験条件設定部、試験項目設定部、試験結果解析部、判定部を接続し、仮想被試験素子部に設定した仮想データを疑似ICテスタに入力し、疑似ICテスタの試験結果を、試験結果解析部で解析し、疑似ICテスタを構成するプログラムが正常に動作しているか否かを判定部で判定するように構成したことを特徴とするIC試験用プログラムのデバック装置。

請求項（抜粋）：

A.汎用コンピュータのオペレーションシステムの下に組み込んだIC試験用プログラムによって構成した疑似ICテスタと、B.この疑似ICテスタにインターフェースを介して接続され、パスまたはフェイルを決める仮想データを格納した仮想被試験素子部と、C.この仮想被試験素子部に設定した仮想データを上記疑似ICテスタに読み込み、疑似ICテスタにおいて疑似試験を実行させ、その試験結果を格納する試験結果格納部と、D.この試験結果格納部に格納した試験結果が正常か否かを解析し、上記疑似ICテスタが正常に動作しているか否かを判定する試験結果解析判定部と、によって構成したことを特徴とするIC試験用プログラムのデバック装置。

IPC (3件)：

G06F 11/22 310 ,  G01R 31/28 ,  G06F 11/28 340

FI (3件)：

G06F 11/22 310 A ,  G06F 11/28 340 C ,  G01R 31/28 H

引用特許：

審査官引用 (3件)

• テストシステム
  公報種別：公開公報   出願番号：特願平6-116790   出願人：株式会社日立製作所
• 特開昭62-070775
  
• 特開昭62-070775