特許

J-GLOBAL ID：200903049516411591

半導体集積回路装置及び半導体集積回路装置の試験方法

発明者： 竹内 一貴
出願人/特許権者： 富士通マイクロエレクトロニクス株式会社
代理人 (2件)： 恩田 博宣 ,  恩田 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2007-337777
公開番号（公開出願番号）：特開2009-159509
出願日： 2007年12月27日
公開日（公表日）： 2009年07月16日
要約：

【課題】配線領域の増大を抑制しつつも、電源遮断回路が正常に機能しているかを試験することのできる半導体集積回路装置を提供する。【解決手段】内部回路10と電源遮断回路20との間のノードAの仮想電源電圧VD1を比較電圧Vnに変換する電圧シフト回路40と、電源遮断回路20の電源通電動作時に高電位基準電圧を生成し、電源遮断動作時に低電位基準電圧を生成する基準電圧生成回路50が備えられる。また、電圧シフト回路40からの比較電圧Vnと、基準電圧生成回路50からの基準電圧VRとを比較して判定信号JSを生成し、その判定信号JSを出力パッド75に出力する電圧比較回路60が備えられる。【選択図】図1

請求項（抜粋）：

電源電圧が供給される内部回路と、前記内部回路と前記電源電圧を供給する電源との間に接続され、前記内部回路への前記電源電圧の供給・遮断を電源遮断制御信号に応じて制御する電源遮断回路と、を備えた半導体集積回路装置において、 前記電源遮断回路の動作を試験する動作試験時に、前記内部回路と前記電源遮断回路との間の接続点の仮想電源電圧あるいは仮想電源電流に基づいて、前記電源遮断回路が正常に機能しているか否かを示す判定信号を生成し、その生成した判定信号を出力パッドに出力する動作判定回路を備えることを特徴とする半導体集積回路装置。

IPC (5件)：

H03K 19/00 ,  H03K 17/00 ,  H01L 21/822 ,  H01L 27/04 ,  G01R 31/28

FI (8件)：

H03K19/00 A ,  H03K19/00 B ,  H03K17/00 A ,  H03K17/00 B ,  H01L27/04 T ,  H01L27/04 B ,  G01R31/28 V ,  H01L27/04 F

Fターム (54件)：

2G132AA00 ,  2G132AD01 ,  2G132AK07 ,  2G132AL11 ,  5F038AR21 ,  5F038AV13 ,  5F038BB05 ,  5F038BB07 ,  5F038CD15 ,  5F038DF01 ,  5F038DF03 ,  5F038DF05 ,  5F038DF08 ,  5F038DT02 ,  5F038DT04 ,  5F038DT09 ,  5F038DT15 ,  5F038DT18 ,  5F038EZ20 ,  5J055AX40 ,  5J055BX01 ,  5J055CX27 ,  5J055DX01 ,  5J055EX01 ,  5J055EX02 ,  5J055EY01 ,  5J055EY02 ,  5J055EY03 ,  5J055EZ10 ,  5J055EZ12 ,  5J055EZ13 ,  5J055EZ20 ,  5J055EZ24 ,  5J055FX05 ,  5J055FX18 ,  5J055FX19 ,  5J055FX38 ,  5J055GX01 ,  5J055GX02 ,  5J055GX03 ,  5J056AA00 ,  5J056BB60 ,  5J056CC03 ,  5J056CC04 ,  5J056CC09 ,  5J056CC21 ,  5J056DD59 ,  5J056FF06 ,  5J056FF07 ,  5J056GG04 ,  5J056GG07 ,  5J056GG09 ,  5J056GG10 ,  5J056KK00

引用特許：

出願人引用 (1件)

• パワーゲーティング回路およびそれを動作させる方法
  公報種別：公開公報   出願番号：特願2003-145060   出願人：ユナイテッド・メモリーズ・インコーポレーテッド, ソニー株式会社