特許
J-GLOBAL ID：200903049542806065
半導体記憶回路のワード線駆動回路
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平7-228451
公開番号（公開出願番号）：特開平9-073789
出願日： 1995年09月06日
公開日（公表日）： 1997年03月18日
要約：
【要約】【課題】 半導体記憶回路の行デコーダ出力によりワード線を駆動するワード線駆動回路において、ワード線の非選択状態へのリセット用トランジスタのサイズを従来より小とする。【解決手段】 ワード線Wの選択駆動用トランジスタQP2を速やかにオフ制御して、非選択用リセットトランジスタQN5によるワード線リセットを早くするために、デコード活性化信号XESの反転信号にてオンするトランジスタQN6を設ける。このトランジスタQN6のオンによりトランジスタQP2のゲートをこのトランジスタがオフする電圧までプルアップする。これにより、トランジスタQP2を大としてワード線駆動能力を大きくしても、リセットトランジスタQN5のサイズは従来よりも小としても十分早くワード線をリセットできる。
請求項（抜粋）：
半導体記憶回路の電源電圧を昇圧した昇圧電圧にて動作し行デコーダ回路の活性化信号に応答して行アドレス信号に従って前記半導体記憶回路のワード線を駆動制御するワード線駆動回路であって、前記活性化信号の活性化時における前記行アドレス信号の選択指示に応答して導通し前記ワード線を選択状態に駆動する駆動トランジスタと、前記ワード線を非選択状態にリセットするリセットトランジスタと、前記活性化信号の逆相信号により導通制御され前記駆動トランジスタのゲートを前記逆相信号に応答して前記駆動トランジスタをオフする電圧に制御する制御トランジスタと、を含むことを特徴とする半導体記憶回路のワード線駆動回路。
IPC (2件)：
G11C 11/418
, G11C 11/407
G11C 11/34 301 B
, G11C 11/34 354 D
