特許
J-GLOBAL ID：200903049698091716
多層ダマシン配線構造を有する半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-252037
公開番号（公開出願番号）：特開平11-097524
出願日： 1997年09月17日
公開日（公表日）： 1999年04月09日
要約：
【要約】【課題】 コストの増加を防ぎかつ配線間容量を小さくし、集積回路の微細化に伴う信号のクロックスキューを小さく、信号の伝搬速度の遅延を防いだ、多層ダマシン配線構造を有する半導体装置及びその製造方法を提供する。【解決手段】 ダマシン配線構造の各配線、その左右、もしくは、直下および左右に空隙が設けられる。導電体膜はタングステンであることが好ましい。製造方法は、空隙を各配線下に有する配線層にストッパ膜を形成し、スルーホールに金属膜の埋め込みの限度一杯の溝形状が形成されるような厚さの誘電体膜を形成し、耐酸化性金属膜を埋め込み、配線溝を誘電体膜内にストッパーに至るまで形成する。水平方向に隣接するダマシン配線間に、導体膜の埋め込み方式の限界に応じて空隙を自己整合的に形成する。
請求項（抜粋）：
多層ダマシン配線構造を有する半導体装置において、前記ダマシン配線構造の各配線の直下に空隙が設けられていることを特徴とする半導体装置。
引用特許：
前のページに戻る
