特許

J-GLOBAL ID：200903049803973223

誤差検出器を有する位相ロックループ

発明者： ソーア,ドナルド ジヨン ,  ロツダ,ウイリアム ,  キヤンベル ザ サード,エドワード リチヤード ,  デローバ,フランシス
出願人/特許権者： アールシーエー トムソン ライセンシング コーポレイシヨン
代理人 (1件)： 渡辺 勝徳
公報種別：公表公報
出願番号（国際出願番号）：特願平6-523542
公開番号（公開出願番号）：特表平8-509335
出願日： 1994年04月19日
公開日（公表日）： 1996年10月01日
要約：

【要約】位相ロックループ回路の位相検出器は発振器の出力信号と同期信号との位相誤差を測定する。一対の水平ライン期間中に測定される位相誤差間の差が第1の値を超えると、それは位相誤差の不安定性を表わしており、発振器出力信号の位相は補正されず、この位相ロックループ回路は遊び動作モードで動作する。

請求項（抜粋）：

同期信号に同期する発振信号を発生する装置であって、 前記発振信号を発生する、制御可能な発振器と、 走査周波数と関連する周波数の前記同期信号の信号源と、 前記発振信号と同期信号に応答して、両信号間のサイクル関連誤差の1つを表わす第1の信号を発生する手段であって、前記第1の信号は前記発振器の制御入力に結合され、前記発振信号の前記サイクルを補正し、負帰還ループにおいて前記誤差を補正する、前記第1の信号発生手段と、 前記第1の信号発生手段に結合され、前記同期信号の一対の期間中に測定される前記誤差を比較し、前記一対の期間中に測定される前記誤差の差が第1の値よりも大きい時に前記発振信号の補正を不能にする手段とを含んでいる、前記発振信号を発生する装置。

引用特許：

出願人引用 (1件)

• PLL回路
  公報種別：公開公報   出願番号：特願平3-198337   出願人：三菱電機株式会社