特許

J-GLOBAL ID：200903049821735593

パワーオンリセット回路

発明者： 吉岡 和樹
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願2003-399324
公開番号（公開出願番号）：特開2005-159996
出願日： 2003年11月28日
公開日（公表日）： 2005年06月16日
要約：

【課題】 リセット信号出力時の貫通電流による消費を削減し、リセット信号のチャタリングを抑止することができるパワーオンリセット回路を提供する。 【解決手段】 電流源IS0と充電用コンデンサC0からなる直列回路の接続点の信号が、遅延用スイッチング素子であるトランジスタP0を経由して、パワーオンリセット信号を出力するインバータINV0に入力されており、トランジスタP0のゲート電位を制御するゲート電位制御手段1を有する。電流源IS0により充電用コンデンサC0が充電され、インバータINV0がオンする電位に達したら、トランジスタP0がオン状態に反転し、インバータINV0の入力電位が急峻にハイレベルに遷移してパワーオンリセット信号が出力される。【選択図】 図1

請求項（抜粋）：

電源と接地との間に挿入された、電流源と充電用コンデンサとの直列回路と、 前記充電用コンデンサの上部電極に接続されてパワーオンリセット信号を出力するインバータと、 前記充電用コンデンサの上部電極と前記インバータの入力との間に挿入された遅延用スイッチング素子と、 前記遅延用スイッチング素子のゲート電位を制御するゲート電位制御手段と を備えたパワーオンリセット回路。

IPC (2件)：

H03K17/22 ,  H03K19/003

FI (2件)：

H03K17/22 E ,  H03K19/003 B

Fターム (30件)：

5J032AA02 ,  5J032AA05 ,  5J032AA06 ,  5J032AB01 ,  5J032AB02 ,  5J032AC14 ,  5J032AC16 ,  5J055AX12 ,  5J055AX22 ,  5J055AX27 ,  5J055AX39 ,  5J055AX57 ,  5J055AX63 ,  5J055BX41 ,  5J055DX12 ,  5J055DX22 ,  5J055DX56 ,  5J055EY10 ,  5J055EY12 ,  5J055EY21 ,  5J055EZ03 ,  5J055EZ07 ,  5J055EZ65 ,  5J055FX01 ,  5J055FX05 ,  5J055FX09 ,  5J055FX18 ,  5J055GX01 ,  5J055GX04 ,  5J055GX05

引用特許：

出願人引用 (2件)

• パワーオンリセット回路
  公報種別：公開公報   出願番号：特願2001-305713   出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社
• パワーオン・リセット回路
  公報種別：公開公報   出願番号：特願平9-016951   出願人：富士通株式会社