特許
J-GLOBAL ID：200903049927819842
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-168988
公開番号（公開出願番号）：特開2000-003978
出願日： 1998年06月16日
公開日（公表日）： 2000年01月07日
要約：
【要約】【課題】半導体チップに入出力される信号品質の劣化を防止する。【解決手段】デバイスホール16を有したフレキシブル絶縁テープ12に配線パターン18を配置する。配線パターン18の一端はデバイスホール16から突出されており、このインナーリードと半導体チップ14とを接続させることで当該半導体チップ14に配線パターン18を介して信号の入出力を可能にしている。ここでデバイスホール16の四隅には配線パターン18が引き回されない領域28が存在するが、当該領域28には、ダミーパターン30が設けられる。そしてこのダミーパターン30が隣り合う配線パターン18と導通がなされるとともに、配線パターン18を接地用パターンとしているのでダミーパターン30の電位は接地電位となり安定し、ダミーパターン30がノイズ源となり配線パターン18に影響を及ぼすことを防止することができる。
請求項（抜粋）：
デバイスホールを有した絶縁基板に配線パターンとダミーパターンとを配置し、前記配線パターンの一端を前記デバイスホールから突出させたフレキシブル回路基板と、突出させた前記配線パターンと接続をなす半導体チップを有する半導体装置であって、前記ダミーパターンを前記配線パターンにおける接地用パターンに接続したことを特徴とする半導体装置。
IPC (3件)：
H01L 23/12
, H01L 21/60 311
, H05K 1/02
H01L 23/12 E
, H01L 21/60 311 W
, H05K 1/02 N
4M105AA03
, 4M105CC13
, 4M105CC21
, 5E338AA12
, 5E338BB03
, 5E338BB04
, 5E338CC05
, 5E338CC09
, 5E338CD12
, 5E338EE13
