特許
J-GLOBAL ID：200903050001428180
薄膜トランジスタの製造方法及び素子の形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
田中 大輔
公報種別：公開公報
出願番号（国際出願番号）：特願2002-139436
公開番号（公開出願番号）：特開2003-045893
出願日： 2002年05月15日
公開日（公表日）： 2003年02月14日
要約：
【要約】【課題】 TFTの製造方法を提供する。【解決手段】 ゲート、絶縁層、半導体層、ドープシリコン層、金属層が基板上に形成される。第一フォトレジスト層は金属層に形成される。第二フォトレジスト層は第一フォトレジスト層上に形成される。第二フォトレジスト層は第一フォトレジスト層より吸収率が高い。露光と現像処理が施されて、第一フォトレジストに第一パターン、第二フォトレジストに第二パターンが同時に形成される。エッチング処理が施されて第一パターンを半導体層、ドープシリコン層及び金属層に転写し、第二パターンをドープシリコン層及び金属層に転写する。第一フォトレジスト層と第二フォトレジスト層は除去される。
請求項（抜粋）：
薄膜トランジスタの製造方法において、基板にゲートを形成する工程と、前記ゲートに絶縁層を形成する工程と、前記絶縁層に半導体層を形成する工程と、前記半導体層にドープシリコン層を形成する工程と、前記ドープシリコン層に金属層を形成する工程と、前記金属層に第一フォトレジスト層を形成する工程と、前記第一フォトレジスト層に第二フォトレジスト層を形成する工程と、露光及び現像処理を施して前記第一フォトレジスト層に第一パターン、前記第二フォトレジスト層に第二パターンを、同時に形成する工程と、エッチング処理を施して、前記第一パターンを前記半導体層、前記ドープシリコン層及び前記金属層に転写し、前記第二パターンを前記ドープシリコン層及び前記金属層に転写する工程と、前記第一フォトレジスト層と前記第二フォトレジスト層とを除去する工程と、からなることを特徴とする薄膜トランジスタの製造方法。
IPC (3件)：
H01L 21/336
, H01L 21/027
, H01L 29/786
H01L 29/78 627 C
, H01L 29/78 616 K
, H01L 21/30 573
5F046AA20
, 5F046HA01
, 5F046NA01
, 5F046NA07
, 5F046NA17
, 5F110AA16
, 5F110BB01
, 5F110CC07
, 5F110DD02
, 5F110DD03
, 5F110EE02
, 5F110FF02
, 5F110FF03
, 5F110GG02
, 5F110GG15
, 5F110HK02
, 5F110HK09
, 5F110HK16
, 5F110HK21
, 5F110QQ02
, 5F110QQ08
