特許
J-GLOBAL ID：200903050042145559

バルク電圧印加装置及び方法

発明者：
李 在▲ひょん▼

李 在▲ひょん▼ について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-128291
公開番号（公開出願番号）：特開平8-330927
出願日： 1996年05月23日
公開日（公表日）： 1996年12月13日
要約：
【要約】【課題】 しきい値電圧をもつ素子について、活性化態での動作速度向上と、非活性状態での消費電流抑制との両立を図る。【解決手段】 回路の活性/非活性の動作状態に応じて異なるバルク電圧を印加するようにする。例えばPMOSFET10であれば、回路の活性状態では内部電源電圧IVCCを印加してしきい値電圧を低め、高速動作を可能とし、非活性状態ではより高い外部電源電圧EVCCを印加してしきい値電圧を高め、サブスレッショルド電流を抑制する。そのためのバルク電圧印加装置としては、回路の動作状態を示すマスタクロック信号φCを制御入力として相補的に動作するPMOSFET14,16で構成する。
請求項（抜粋）：
半導体集積回路におけるしきい値電圧をもつ素子のバルク電圧を提供するバルク電圧印加装置であって、回路の動作状態に従って導通し、第1電圧をしきい値電圧をもつ素子のバルク電圧として印加する第1の伝送手段と、この第1の伝送手段とは相補的に導通し、前記第1電圧とは異なる第2電圧を前記しきい値電圧をもつ素子のバルク電圧として印加する第2の伝送手段と、を備えてなることを特徴とするバルク電圧印加装置。
IPC (5件)：
H03K 17/04 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 17/687 ,  H03K 19/094
FI (4件)：
H03K 17/04 E ,  H01L 27/08 321 L ,  H03K 17/687 F ,  H03K 19/094 D
引用特許：
審査官引用 (3件)
  • 低消費電力型半導体集積回路
    公報種別：公開公報   出願番号：特願平3-269248   出願人：株式会社日立製作所
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願平4-142656   出願人：株式会社日立製作所
  • 特開昭62-124700

前のページに戻る

TOP

BOTTOM