同時トランザクションを依存性で管理するための低占有度プロトコル

発明者： , ,
出願人/特許権者：
代理人 (1件)：中村稔 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-340925
公開番号（公開出願番号）：特開平11-282821
出願日： 1998年10月26日
公開日（公表日）： 1999年10月15日
要約：

【要約】 (修正有)【課題】共用メモリを含む多数のマルチプロセッサノードがスイッチを経て互いに接続された対称的マルチプロセッサシステム(SMP)。【解決手段】大型SMPに使用するアーキテクチャ及びコヒレンスプロトコルは、多数のマルチプロセッサノードをスイッチに接続して最適な性能で動作できるようにするハイアラーキースイッチ構造体を備えている。各ノードには、同時バッファシステムが設けられ、ノードの全てのプロセッサが最大性能で動作でき、またメモリコヒレンス性を維持する多数の要素、即ちビクティムキャッシュ、ディレクトリ及びトランザクション追跡テーブルを含む。ビクティムキャッシュは、リモートノードのメモリを行先とするビクティムデータを選択的に更新し、メモリの全性能を改善する。ディレクトリと共に使用してメモリに書き込まれるビクティムを識別する遅延書き込みバッファは、メモリ性能を更に改善する。

請求項（抜粋）：

スイッチを経て接続された複数のマルチプロセッサノードを備え、これら複数のマルチプロセッサノードの各々が少なくとも1つのプロセッサを更に含むようなマルチ処理システムにおいて、複数のブロックへと配分される共用メモリと、上記共用メモリの複数のブロックに個数が対応する複数のエントリを含むディレクトリとを備え、該ディレクトリの各エントリは、上記複数のマルチプロセッサノードのどれがデータブロックのコピーを記憶するか識別するためのものであり、上記ディレクトリは、上記複数のブロックへのアクセスを順序付けするためのシリアル化ポイントに接続されて、複数のブロック各々への多数の参照をマルチ処理システムにおいて実質的に同時に実行できるようにすることを特徴とするマルチ処理システム。

IPC (6件)：

G06F 15/177 682 , G06F 15/177 , G06F 12/08 , G06F 12/08 310 , G06F 15/16 645 , G06F 15/167

FI (6件)：

G06F 15/177 682 F , G06F 15/177 682 K , G06F 12/08 F , G06F 12/08 310 B , G06F 15/16 645 , G06F 15/167 B

引用特許：

審査官引用 (4件)

共用メモリを有するマルチプロセッサ・システム
公報種別：公開公報出願番号：特願平6-006558 出願人：ブルアッカエンネインフォメーションシステムズイタリアソチエタペルアツィオニ
特開平4-328653
情報処理システム及びシステム制御方法及び情報処理装置
公報種別：公開公報出願番号：特願平8-005402 出願人：キヤノン株式会社

全件表示

前のページに戻る