特許
J-GLOBAL ID：200903050247057571
半導体素子の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-000130
公開番号（公開出願番号）：特開平11-195654
出願日： 1998年01月05日
公開日（公表日）： 1999年07月21日
要約：
【要約】【課題】 銅を電極素材として用いた外部接続用電極の形成が低コストで行える半導体素子の製造方法を提供することを目的とする。【解決手段】 半導体素子11に外部接続用の電極を形成するに際し、銅電極12が形成された半導体素子11の上面に保護膜13を形成する。この後保護膜13に開孔14を設け銅電極12を露呈させた後に、開孔14内の露呈された銅電極12上に無電解ニッケルめっきによりバリア層としてのニッケル膜15を形成する。そしてバリア層15の上面に無電解置換型金めっきにより金膜16を形成する。これにより金めっきの範囲を開孔14内に限定し、高価な金の消費量を最小限に抑え、低コストで外部接続用の電極を形成することができる。
請求項（抜粋）：
半導体素子に銅膜を形成する工程と、この銅膜が形成された半導体素子の上面に保護膜を形成する工程と、前記銅膜上の保護膜に開孔を設け銅膜を露呈させる工程と、この露呈された銅膜上に無電解ニッケルめっきによりニッケルのバリア層を形成する工程と、このバリア層の上面に無電解置換型金メッキにより金層を形成する工程とを含むことを特徴とする半導体素子の製造方法。
IPC (2件)：
H01L 21/3205
, H01L 21/288
H01L 21/88 M
, H01L 21/288 N
