特許
J-GLOBAL ID：200903050278553186

不揮発性半導体記憶回路

発明者：
山崎 浩和

山崎 浩和 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 宇井 正一 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-328363
公開番号（公開出願番号）：特開平7-182882
出願日： 1993年12月24日
公開日（公表日）： 1995年07月21日
要約：
【要約】【目的】不揮発性半導体記憶素子とラッチ回路で構成される不揮発性半導体記憶回路に関し、電源電圧が低下しても出力される記憶データが破壊されることのないようにする。【構成】高電圧を印加することによりデータを電気的に書き込み可能な不揮発性半導体記憶素子1と、不揮発性半導体記憶素子1のデータをラッチして出力するラッチ回路と、不揮発性半導体記憶素子1と前記ラッチ回路との間に、ゲートが電源電圧端子に接続されるように設けられ、データ書き込み時に不揮発性半導体記憶素子1に高電圧が印加された時には遮断状態になり、データ書き込み時以外の電源電圧が通常状態の時には導通状態になるNチャンネル型トランスファトランジスタ2とを備え、トランスファトランジスタ2は、電源電圧が所定値以下に低下した時には遮断状態になるような閾値電圧を有する。
請求項（抜粋）：
電圧を印加することによりデータを電気的に書き込み可能な不揮発性半導体記憶素子と、該不揮発性半導体記憶素子のデータをラッチして出力するラッチ回路と、前記不揮発性半導体記憶素子と前記ラッチ回路との間に、ゲートが電源電圧端子に接続されるように設けられ、データ書き込み時に前記不揮発性半導体記憶素子に高電圧が印加された時には遮断状態になり、データ書き込み時以外の電源電圧が通常状態の時には導通状態になるNチャンネル型トランスファトランジスタとを備え、前記トランスファトランジスタは、電源電圧が所定値以下に低下した時には遮断状態になるような閾値電圧を有することを特徴とする不揮発性半導体記憶回路。
FI (2件)：
G11C 17/00 309 F ,  G11C 17/00 309 D
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM