特許

J-GLOBAL ID：200903050297120916

半導体チップ、半導体装置及び半導体装置の製造方法、回路基板及び電子機器

発明者： 松井 邦容
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 西 和哉 ,  志賀 正武 ,  青山 正和
公報種別：公開公報
出願番号（国際出願番号）：特願2003-383823
公開番号（公開出願番号）：特開2005-150299
出願日： 2003年11月13日
公開日（公表日）： 2005年06月09日
要約：

【課題】 三次元チップ積層技術においてチップの反り等に起因する接合不良を抑え、またはんだの流出を抑えて良好に三次元チップ積層できる半導体チップを提供する。【解決手段】 半導体チップ41は、基板10と、基板10の表面10Sより突出するポスト電極45とを備え、ポスト電極45近傍の表面10S上にポスト電極45より突出する凸部2を設けた。【選択図】 図1

請求項（抜粋）：

基板と、前記基板の表裏面のうちの少なくとも一方の面より突出する電極とを備え、前記電極近傍の前記面上に前記電極より突出する凸部を設けたことを特徴とする半導体チップ。

IPC (4件)：

H01L23/52 ,  H01L21/312 ,  H01L21/3205 ,  H01L21/60

FI (7件)：

H01L23/52 C ,  H01L21/312 B ,  H01L21/92 602D ,  H01L21/92 602F ,  H01L21/92 603B ,  H01L21/92 602K ,  H01L21/88 J

Fターム (33件)：

5F033HH09 ,  5F033HH11 ,  5F033HH13 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ33 ,  5F033KK11 ,  5F033MM08 ,  5F033MM30 ,  5F033PP15 ,  5F033PP19 ,  5F033PP20 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ19 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033RR22 ,  5F033RR27 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F058AC02 ,  5F058AC07 ,  5F058AH03

引用特許：

出願人引用 (2件)

• 半導体チップの積層実装方法
  公報種別：公開公報   出願番号：特願2000-368539   出願人：日本電気株式会社, 三菱電機株式会社
• 半導体装置および電子装置
  公報種別：公開公報   出願番号：特願2000-277189   出願人：ノキアモービルフォーンズリミテッド