特許
J-GLOBAL ID：200903050323339506

画像伝送装置

発明者：
勝部 良次

勝部 良次 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平8-042676
公開番号（公開出願番号）：特開平9-238309
出願日： 1996年02月29日
公開日（公表日）： 1997年09月09日
要約：
【要約】【課題】 画面を分割して高精細の映像信号を伝送する方法は、時間軸圧縮やサブサンプル、コマ落としなどの固定長の低圧縮方式であるので、単一伝送路で伝送できない。【解決手段】 映像信号処理回路2〜5は画面4分割したときのそれぞれの分割領域の高精細の映像信号の圧縮処理などを行う。メモリ21、22は第1の分割領域の高精細の映像信号を交互に書き込み読み出す。圧縮回路24はメモリ21、22の出力信号に対し高能率の符号化方式により可変長の圧縮画像データを生成するため、現行の標準方式映像信号の処理速度程度の能力を持つ回路で構成できる。BOCコントローラ26は、圧縮回路24に制御信号を供給して圧縮率を制御する。映像信号処理回路2〜5内の各バッファメモリ及びヘッダ付加回路25からは、パケット化された圧縮画像データが順次巡回的に出力される。
請求項（抜粋）：
標準方式映像信号よりも情報量の多い高精細な映像信号で表示される1画面を複数の領域に分割したとき、該高精細な映像信号を各分割領域毎に別々に書き込んだ後読み出す、全部で分割領域数設けられた、ダブルバッファ構成の一対のメモリと、前記一対のメモリから交互に一定期間ずつ読み出された映像信号を、高能率符号化方式に基づき可変長の圧縮画像データに圧縮する、全部で分割領域数設けられた圧縮回路と、前記圧縮回路の出力圧縮画像データを格納した後、一定伝送速度で読み出す、全部で分割領域数設けられたバッファメモリと、前記バッファメモリ内のデータ占有量に応じて前記圧縮回路の圧縮率を制御する、全部で分割領域数設けられたコントローラと、分割領域数設けられた前記バッファメモリの各出力圧縮画像データを順次巡回的に選択して伝送路へ出力する選択手段と、前記選択手段の選択タイミングと、前記バッファメモリの読み出しタイミングとを同期して制御する制御手段とを有することを特徴とする画像伝送装置。
IPC (5件)：
H04N 5/92 ,  H03M 7/40 ,  H04N 5/937 ,  H04N 7/015 ,  H04N 7/24
FI (5件)：
H04N 5/92 H ,  H03M 7/40 ,  H04N 5/93 C ,  H04N 7/00 A ,  H04N 7/13 Z
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM