特許

J-GLOBAL ID：200903050325852448

半導体装置

発明者： 岩崎 貴之 ,  大野 俊之 ,  八尾 勉 ,  菅原 良孝 ,  浅野 勝則
出願人/特許権者： 株式会社日立製作所 ,  関西電力株式会社
代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-094818
公開番号（公開出願番号）：特開平11-297994
出願日： 1998年04月07日
公開日（公表日）： 1999年10月29日
要約：

【要約】【課題】 長時間にわたる使用によっても、耐圧低下の影響を緩和するFMRの機能に変わりがなく、長期信頼性の確保を可能にした半導体装置を提供する。、【解決手段】 n型低不純物濃度の第1半導体領域1、第1半導体領域の一面の一部に設けられたp型高不純物濃度の第2半導体領域2、第1半導体領域1の他面に接合されたp型高不純物濃度の第3半導体領域3、第2半導体領域2上に配置されたエミッタ電極5、第3半導体領域3上に配置されたコレクタ電極6を備え、ターミネーション領域に第1半導体領域1にショットキー接合された1つ以上の補助電極8を有する半導体装置であって、補助電極8は、少なくとも一部が第1半導体領域1の一面に形成された溝9の内部に配置されているものである。

請求項（抜粋）：

第1導電型の第1半導体領域と、前記第1半導体領域の一方の主表面の一部に形成配置された第2導電型の第2半導体領域と、前記第1半導体領域の他方の主表面に接合配置された第2導電型の第3半導体領域と、前記第2半導体領域の主表面に配置された第1主電極と、前記第3半導体領域に低抵抗接触するように配置された第2主電極とを備え、前記第1半導体領域の一方の主表面上の前記第2半導体領域を囲むターミネーション領域に、前記第1半導体領域とショットキー接合された少なくとも1つの補助電極を配置した半導体装置において、前記補助電極は、少なくとも一部が前記第1半導体領域の一方の主表面に形成された溝の内部に配置されていることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 29/872 ,  H01L 29/861

FI (5件)：

H01L 29/78 652 P ,  H01L 29/48 Z ,  H01L 29/78 652 T ,  H01L 29/78 655 F ,  H01L 29/91 D