特許

J-GLOBAL ID：200903050363925190

半導体集積回路装置

発明者： 西尾 洋二 ,  平石 厚 ,  矢幡 秀治 ,  小宮路 邦広 ,  豊嶋 博
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平8-119095
公開番号（公開出願番号）：特開平9-306175
出願日： 1996年05月14日
公開日（公表日）： 1997年11月28日
要約：

【要約】【課題】100MHz以上の高速周波数で動作可能なサイクル時間を有する同期型キャッシュSRAMを得る。【解決手段】アドレスレジスタ8をを含む制御部7をチップ4の中央部に配置し、メモリセルマット5a〜5d上を通るメインワード線12a〜12eの負荷を軽くし、ワードの立ち上がり時間を速める。また、アドレスパッド1,3からアドレスレジスタまでのアドレス信号経路長9,11とCLKパッド2からアドレスレジスタまでのCLK信号経路長10をほぼ等しくして、CLK信号に対するアドレス信号のセットアップ時間とホールド時間のそれぞれのマージンを確保しつつ、CLK信号を高速化する。これらによって、サイクル時間を高速化する。

請求項（抜粋）：

クロック信号の入力パッド、アドレス信号の入力パッド、およびクロック信号に同期して動作するアドレスレジスタと出力レジスタを少なくとも有し、同期型SRAMを構成する半導体集積回路装置において、クロック信号に対するアドレス信号のセットアップ時間がホールド時間より大きく、かつ、アドレス信号をクロック信号でラッチする前記アドレスレジスタをチップ中央部に配置したことを特徴とする半導体集積回路装置。

IPC (4件)：

G11C 11/413 ,  G11C 11/41 ,  H01L 21/8244 ,  H01L 27/11

FI (3件)：

G11C 11/34 J ,  G11C 11/34 345 ,  H01L 27/10 381

引用特許：

審査官引用 (1件)

• 同期型半導体記憶装置
  公報種別：公開公報   出願番号：特願平5-191310   出願人：三菱電機株式会社