特許
J-GLOBAL ID:200903050392793391

PLL回路

発明者:
出願人/特許権者:
代理人 (1件): 森本 義弘
公報種別:公開公報
出願番号(国際出願番号):特願平7-002307
公開番号(公開出願番号):特開平8-191247
出願日: 1995年01月11日
公開日(公表日): 1996年07月23日
要約:
【要約】 (修正有)【目的】 キャプチャレンジが拡大でき、擬似ロック防止ができるPLL回路を提供する。【構成】 データ列信号100から復調クロック152を抽出する際には、周波数検出器160は、電圧制御発振回路140の出力信号に基づく比較クロック151とデータ列信号100とから電圧制御発振回路140の発振周波数に応じた信号を出力し、所定の制御信号DTFSが多重化の禁止を指示する場合には位相比較器110の出力信号のみによってループを制御し、制御信号DTFSが多重化を指示する場合には、ロック検出手段200の判定結果により、アンロック時には周波数検出器160の出力信号を位相比較器110の出力信号に多重化してループを制御し、ロック時には位相比較器110の出力信号によってループを制御する。
請求項(抜粋):
位相比較器により、入力されたデータ列信号と電圧制御発振回路の発振周波数を基に生成された復調クロックとの位相を比較し、検出した位相差に基づいて、前記電圧制御発振回路の発振を制御し、前記データ列信号に位相と周波数が同期した前記復調クロックを出力するPLL回路において、前記電圧制御発振回路の発振周波数を基に生成され前記復調クロックとは別の比較クロックと前記データ列信号とに基づいて、前記電圧制御発振回路の発振周波数に応じた信号を出力する周波数検出器と、前記位相比較器の出力信号と前記周波数検出器の出力信号とを多重化する多重化手段とを設け、前記多重化手段を、前記多重化により得られた前記復調クロックとデータ列信号との周波数差および位相差に応じて、前記電圧制御発振回路の発振を制御するよう構成したPLL回路。
IPC (3件):
H03L 7/113 ,  H03L 7/087 ,  H03L 7/095
FI (3件):
H03L 7/10 B ,  H03L 7/08 P ,  H03L 7/08 B
引用特許:
審査官引用 (3件)
  • PLL回路
    公報種別:公開公報   出願番号:特願平4-120224   出願人:松下電器産業株式会社
  • 特開平3-230619
  • 特開平3-230619

前のページに戻る