特許

J-GLOBAL ID：200903050410168297

クロック生成回路

発明者： 南野 勝巳
出願人/特許権者： 村田機械株式会社
代理人 (1件)： 河野 登夫
公報種別：公開公報
出願番号（国際出願番号）：特願2000-137716
公開番号（公開出願番号）：特開2001-268354
出願日： 2000年05月10日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】 簡単な回路構成にて、画データの任意の拡大・縮小率に対応して画素を補間・間引くためのクロックを生成できるクロック生成回路を提供する。【解決手段】 画データの変倍率をm/n(m:自然数,n=2k (k:自然数))とした場合、基準クロック信号CLKに同期して加算器11にて|m-n|を順次加算し、その加算器11のキャリ信号COと基準クロック信号CLKとの論理積をAND回路13にて求め、拡大時には、画データ格納手段から画データを読み出す際の読み出しクロックにAND回路13の出力(変換クロック信号SCLK)を割り当てると共に、画データ出力手段で画データを出力する際の出力クロックに基準クロック信号CLKを割り当て、縮小時には、読み出しクロック,出力クロックへの割当てを拡大時の逆にする。

請求項（抜粋）：

変倍率m/n(n=2k )での画データの拡大・縮小に際して画素を補間・間引くためのクロックを生成する回路において、|m-n|を累加算するkビットの加算器と、該加算器のキャリ信号と基準クロックとの論理積をとるAND回路とを備え、前記基準クロック及び前記AND回路の出力を前記クロックとして用いることを特徴とするクロック生成回路。

IPC (3件)：

H04N 1/393 ,  G06T 3/40 ,  H04N 5/262

FI (4件)：

H04N 1/393 ,  G06T 3/40 F ,  G06T 3/40 D ,  H04N 5/262

Fターム (20件)：

5B057AA11 ,  5B057BA23 ,  5B057CA16 ,  5B057CB16 ,  5B057CD06 ,  5B057CD07 ,  5B057CH09 ,  5B057CH11 ,  5C023AA02 ,  5C023CA02 ,  5C023DA04 ,  5C023DA08 ,  5C076AA21 ,  5C076AA22 ,  5C076BA03 ,  5C076BA04 ,  5C076BA06 ,  5C076BB04 ,  5C076BB06 ,  5C076CB01

引用特許：

審査官引用 (3件)

• 間引きクロック生成回路
  公報種別：公開公報   出願番号：特願平6-279237   出願人：村田機械株式会社
• 特開昭61-239775
  
• 特開昭61-239775