特許

J-GLOBAL ID：200903050419143408

半導体装置の製造方法

発明者： 松本 明
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平10-316546
公開番号（公開出願番号）：特開2000-150641
出願日： 1998年11月06日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 デュアルダマシン法において、現在の半導体装置で使用可能な材料を用いて、コンタクトホールと配線溝パターンの露光の際に目ズレが生じても、コンタクトホールの開口径を確保する。【解決手段】 デュアルダマシン法を用いて、基板1上の膜に配線溝8及びコンタクトホール6をそれぞれ深さを異ならせて形成するにあたって、前記膜の最上層に第1のストッパー膜9を形成し、配線溝8の底部深さ位置に第2のストッパ膜4を形成し、配線溝8の形成を2段階の工程に分けて行う。第1段階での配線溝形成工程において、コンタクトホール6を第2のストッパー膜4の深さ付近までエッチング形成し、かつ、配線溝8を第1のストッパー膜9の深さ付近まで浅くエッチング形成し、第2段階での配線溝形成工程において、配線溝8の形成に用いたフォトレジスト7をコンタクトホール6を含む基板全面から除去し、その後、配線溝8を第2のストッパー膜4の深さ付近までエッチング形成し、かつコンタクトホール6を基板表層に達する深さまでエッチング形成する。

請求項（抜粋）：

デュアルダマシン法を用いて、基板上の膜に配線溝及びコンタクトホールをそれぞれ深さを異ならせて形成する半導体装置の製造方法であって、前記膜の最上層に第1のストッパー膜を形成し、前記配線溝の底部深さ位置に第2のストッパ膜を形成し、前記配線溝の形成を2段階の工程に分けて行い、第1段階での配線溝形成工程において、前記コンタクトホールを前記第2のストッパー膜の深さ付近までエッチング形成し、かつ、前記配線溝を前記第1のストッパー膜の深さ付近まで浅くエッチング形成し、第2段階での配線溝形成工程において、前記配線溝の形成に用いたフォトレジストをコンタクトホールを含む基板全面から除去し、その後、前記配線溝を前記第2のストッパー膜の深さ付近までエッチング形成し、かつ前記コンタクトホールを基板表層に達する深さまでエッチング形成することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/3065

FI (2件)：

H01L 21/90 C ,  H01L 21/302 J

Fターム (44件)：

5F004DA00 ,  5F004DA16 ,  5F004DA23 ,  5F004DA26 ,  5F004DB03 ,  5F004DB07 ,  5F004EA23 ,  5F004EA28 ,  5F004EA32 ,  5F004EA33 ,  5F004EB01 ,  5F004EB02 ,  5F033HH18 ,  5F033HH19 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ14 ,  5F033QQ15 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ92 ,  5F033QQ94 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033TT02 ,  5F033XX01 ,  5F033XX15

引用特許：

審査官引用 (1件)

• 配線構造体の形成方法
  公報種別：公開公報   出願番号：特願平11-075519   出願人：松下電器産業株式会社