特許
J-GLOBAL ID：200903050554357183
パケット受信回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 勝春
公報種別：公開公報
出願番号（国際出願番号）：特願2006-089703
公開番号（公開出願番号）：特開2007-267051
出願日： 2006年03月29日
公開日（公表日）： 2007年10月11日
要約：
【課題】異常に大量のFragmentパケットに基づくメモリの枯渇とバックプレッシャを回避する。【解決手段】Fragmentパケットのリアセンブル処理回路2の前段にセレクタ1を設け、Non-Fragmentパケットはリアセンブル処理回路をバイパスすることで、リアセンブル処理回路2のメモリ枯渇による影響を受けずに受信動作が行える。また、リアセンブル処理回路2のセグメント管理テーブルに受信パケットカウンタを備え、更に閾値レジスタを設けて、閾値を超えるパケットは不正攻撃パタンと判定して廃棄する。セレクタ1はパケット多重化回路3からのバックプレッシャのみをパケット発信元へ出力する。【選択図】図1
請求項（抜粋）：
受信するパケットがFragmentパケットか否かの判定処理を行うFragmentセレクタ回路と、
前記判定処理の結果によりFragmentパケットと判定されたパケットが前記Fragmentセレクタ回路から送付されると、リアセンブルメモリに格納し、全パケットの到着を待って元のパケットにリアセンブルするリアセンブル処理回路と、
前記判定処理の結果によりNon-Fragmentパケットと判定されたパケットが前記Fragmentセレクタ回路から前記リアセンブル処理回路をバイパスして送付されると、前記リアセンブル処理回路から送付されるFragmentパケットとNon-Fragmentパケットの入力に対する送信調停処理を行い、後段のモジュールにパケットを出力するパケット多重回路を有することを特徴とするパケット受信回路。
IPC (1件)：
FI (1件)：
Fターム (6件)：
5K030GA13
, 5K030GA15
, 5K030HA08
, 5K030JA07
, 5K030LE14
, 5K030MA04
