特許

J-GLOBAL ID：200903050741933236

プリント回路板及びプリント回路板の製造方法

発明者： 服部 新哉
出願人/特許権者： ソニー株式会社
代理人 (3件)： 小池 晃 ,  田村 榮一 ,  伊賀 誠司
公報種別：公開公報
出願番号（国際出願番号）：特願2003-293148
公開番号（公開出願番号）：特開2005-064274
出願日： 2003年08月13日
公開日（公表日）： 2005年03月10日
要約：

【課題】応力が加わった場合でも半導体素子のコーナ部とプリント配線基板との接合部分の破断を防止する。【解決手段】配線パターンが形成されたプリント配線基板3上に略矩形状の半導体素子2が表面実装されたプリント回路板1において、半導体素子2は、プリント配線基板3との接続面2aに、接続面2aの各コーナ部6を除いてプリント配線基板3上に形成されたパッド7にはんだ付けされる接続パッド5が配列されている。【選択図】図2

請求項（抜粋）：

配線パターンが形成されたプリント配線基板上に略矩形状の半導体素子が表面実装されたプリント回路板において、 上記半導体素子は、上記プリント配線基板との接続面に、該接続面の各コーナ部を除いて上記プリント配線基板上に形成されたパッドにはんだ付けされる接続パッドが配列されていることを特徴とするプリント回路板。

IPC (4件)：

H05K1/18 ,  H01L21/60 ,  H01L23/12 ,  H05K3/34

FI (5件)：

H05K1/18 K ,  H01L21/60 311Q ,  H01L23/12 501W ,  H05K3/34 501E ,  H05K3/34 507C

Fターム (17件)：

5E319AA03 ,  5E319AA07 ,  5E319AB06 ,  5E319AC02 ,  5E319AC11 ,  5E319BB05 ,  5E319CC33 ,  5E319GG11 ,  5E336AA04 ,  5E336BB02 ,  5E336BB15 ,  5E336BC34 ,  5E336CC34 ,  5E336CC58 ,  5E336EE03 ,  5E336GG14 ,  5F044QQ02

引用特許：

出願人引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2001-294374   出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ, 株式会社アキタ電子システムズ