特許

J-GLOBAL ID：200903050810933111

液晶駆動回路と液晶表示装置

発明者： 大平 栄治 ,  石田 一博 ,  阿部 広伸
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平6-174822
公開番号（公開出願番号）：特開平8-022268
出願日： 1994年07月04日
公開日（公表日）： 1996年01月23日
要約：

【要約】【目的】 簡単な構成により表示品質の向上と動作の安定化を実現した液晶駆動回路と液晶表示装置を提供する。【構成】 クロックパルスに同期してシリアルに入力された画像データを取り込み、表示タイミング信号に従ってシリアルに取り込まれた画像データに基づいて形成された表示出力信号をパラレルに出力させる液晶駆動回路に入力端子の他に出力回路と出力端子を設けておき、複数からなる液晶駆動回路を縦列形態に接続し、液晶駆動回路における内部配線及び出力回路を遅延手段として用いて各液晶駆動回路毎の表示出力信号の出力タイミングが時間的に分散されるようにする。【効果】 各液晶駆動回路毎に駆動電流が時間的に分散されるので、高精細化や大画面化においても、実装基板上の電源線に流れるピーク電流値が低減されて電源ノイズによる表示品質の低下や誤動作を防止できる。

請求項（抜粋）：

少なくともクロックパルスとそれに同期した画像データを取り込み入力回路と、かかる入力回路を通して入力された画像データをシリアルに順次に保持して、表示タイミング信号に従って画像データに基づいて形成された表示出力信号をパラレルに出力させる複数からなる回路と、上記入力信号されたクロックパルスとそれに同期した画像データを出力端子から出力させる出力回路とが1つの半導体集積回路に構成され、上記出力回路が実質的に遅延回路とされてなることを特徴とする液晶駆動回路。

IPC (2件)：

G09G 3/36 ,  G02F 1/133 505

引用特許：

審査官引用 (3件)

• 特開平2-160283
  
• 特開昭63-267996
  
• 液晶表示装置の駆動回路
  公報種別：公開公報   出願番号：特願平3-238408   出願人：富士通株式会社