特許
J-GLOBAL ID：200903050839679451
低電圧駆動半導体メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-173285
公開番号（公開出願番号）：特開平6-084355
出願日： 1993年07月13日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】 非選択時のリーク電流を減少し、低電圧駆動を可能にする。【構成】 上位アドレスプリデコーダ、ワードデコーダ52および下位アドレスプリデコーダ50の出力により、1つのワード線のH,Lを制御する。ワードデコーダ52は、対応するメモリセル48が選択されているときにはメモリセル46の複数のワード線46のすべてに下位アドレスプリデコーダ50からのワード線制御信号50aを供給する。ワード線制御信号50aは、1つのワード線46にのみ高電圧を供給し、他のワード線46には接地電位を供給する。一方、非選択時には低電圧発生器54からの非選択レベル電圧を供給する。この電圧は接地電位より低い電圧である。このため、ワード線46に接続されているトランスファーゲートはそのゲートに負電圧が印加され、これによってサブスレッショルド電流を小さく抑えることができる。そのため、メモリセル48からリーク電流を減少できる。
請求項（抜粋）：
アドレス信号に応じて、複数のワード線の電位を制御しメモリに対するアクセスを制御する半導体メモリであって、前記複数のワード線のそれぞれに複数ずつ接続され、ワード線上の信号が選択レベル電圧であればON動作し、非選択レベル電圧であればOFF動作する複数のトランスファーゲートと、前記それぞれのトランスファーゲートに接続され、トランスファーゲートによって、その状態が制御される複数のメモリセルと、前記選択レベル電圧を発生する選択レベル発生手段と、前記接地電位より低い電位である非選択レベル電圧を発生する非選択レベル発生手段と、前記アドレス信号によって指定されたワード線に、前記選択レベル電圧を供給し、それ以外のワード線に対しては前記非選択レベル電圧を供給するワードデコーダと、を含むことを特徴とする低電圧駆動半導体メモリ。
IPC (2件)：
G11C 11/407
, G11C 11/413
G11C 11/34 354 E
, G11C 11/34 301 A
