特許
J-GLOBAL ID：200903050889872619

有機電界発光表示装置及びその製造方法

発明者：
崔 東 洙

崔 東 洙 について

, 
朴 鎭 字

朴 鎭 字 について


出願人/特許権者：
三星エスディアイ株式会社

三星エスディアイ株式会社 について


代理人 (3件)： 八田 幹雄 ,  奈良 泰男 ,  宇谷 勝幸
公報種別：公開公報
出願番号（国際出願番号）：特願2006-189628
公開番号（公開出願番号）：特開2007-200843
出願日： 2006年07月10日
公開日（公表日）： 2007年08月09日
要約：
【課題】封止するガラスフリットにレーザー照射時にレーザーの高熱による素子の損傷を防止できる有機EL表示装置と製造方法を提供する。【解決手段】有機EL表示装置は、画素領域Iおよび非画素領域IIを備えた基板300と、基板を封止する封止基板420を含み、画素領域Iは、半導体層320、ゲート電極330、及びソース/ドレイン電極360a、360bを含む薄膜トランジスタと、前記薄膜トランジスタ上に位置する平坦化膜370と、平坦化膜上に位置する第1電極380と、第1電極上に位置する画素定義膜390と、第1電極及び画素定義膜上に位置し、少なくとも発光層を含む有機膜層400と、有機膜層上に位置する第2電極410と、を含み、非画素領域IIは、メタル配線と、前記メタル配線の一部分を露出させる開口部を含む平坦化膜370と、前記開口部上に位置し、基板と封止基板を封止するためのガラスフリットを含む。【選択図】図5
請求項（抜粋）：
画素領域および該画素領域以外の領域である非画素領域を備えた基板と、 前記基板を封止する封止基板と、を含み、 前記画素領域は、 半導体層、ゲート電極、及びソース/ドレイン電極を含む薄膜トランジスタと、 前記薄膜トランジスタ上に位置する平坦化膜と、 前記平坦化膜上に位置する第1電極と、 前記第1電極上に位置する画素定義膜と、 前記第1電極及び前記画素定義膜上に位置し、少なくとも発光層を含む有機膜層と、 前記有機膜層上に位置する第2電極と、を含み、 前記非画素領域は、 メタル配線と、 前記メタル配線の一部分を露出させる開口部を含む平坦化膜と、 前記開口部上に位置し、前記基板と前記封止基板とを封止するためのガラスフリットと、 を含むことを特徴とする有機電界発光表示装置。
IPC (7件)：
H05B 33/04 ,  H05B 33/06 ,  H05B 33/10 ,  H01L 51/50 ,  G09F 9/00 ,  G09F 9/30 ,  H01L 27/32
FI (6件)：
H05B33/04 ,  H05B33/06 ,  H05B33/10 ,  H05B33/14 A ,  G09F9/00 338 ,  G09F9/30 365Z
Fターム (23件)：
3K107AA01 ,  3K107BB01 ,  3K107CC24 ,  3K107CC45 ,  3K107DD38 ,  3K107DD39 ,  3K107EE03 ,  3K107EE55 ,  3K107EE59 ,  3K107GG26 ,  3K107GG37 ,  5C094AA33 ,  5C094AA42 ,  5C094BA03 ,  5C094BA27 ,  5C094DA07 ,  5C094GB10 ,  5G435AA12 ,  5G435AA17 ,  5G435BB05 ,  5G435CC09 ,  5G435KK05 ,  5G435KK10
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM