特許
J-GLOBAL ID：200903050934656809
論理装置の遅延時間解析システム
発明者：
,
出願人/特許権者：
代理人 (1件)：
穂坂 和雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-259805
公開番号（公開出願番号）：特開平7-114580
出願日： 1993年10月18日
公開日（公表日）： 1995年05月02日
要約：
【要約】【目的】本発明は論理装置の遅延時間解析システムに関し,遅延時間解析のための計算時間を短縮し,計算精度を向上することを目的とする。【構成】遅延時間の計算を専用に行う複数の遅延時間演算装置を並列に設けると共に各遅延時間演算装置に接続され遅延時間演算装置間の通信を行う演算装置間通信部を設ける。論理装置を構成する回路モデルを回路モデル分割部により複数の小さい論理回路に分割し,分割された各回路モデルに関するデータを複数の遅延時間演算装置のそれぞれに割り付けて,各遅延時間演算装置に初期条件を設定することにより,論理装置の各入力信号が与えられるピンから各出力信号が発生する回路までの全てのパスについて積算遅延時間の演算を行うよう構成する。
請求項（抜粋）：
論理装置の遅延時間解析システムにおいて,論理装置を構成する論理モデルを複数の小さい論理回路に分割する回路モデル分割部と,遅延時間の計算を専用に行う複数の遅延時間演算装置を並列に設けると共に各遅延時間演算装置に接続され遅延時間演算装置間の通信を行う演算装置間通信部を設け,前記分割された各回路モデルに関するデータを前記複数の遅延時間演算装置のそれぞれに割り付けて,各遅延時間演算装置に初期条件を設定することにより,論理装置の各入力信号が与えられるピンから各出力信号が発生する回路までの全てのパスについて積算遅延時間の演算を行うことを特徴とする論理装置の遅延時間解析システム。
引用特許：
前のページに戻る
