半導体基板の製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：高橋明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-198219
公開番号（公開出願番号）：特開平11-045919
出願日： 1997年07月24日
公開日（公表日）： 1999年02月16日
要約：

【要約】 (修正有)【課題】検査装置で検査されて得られる不良データから異常事態を早期に見付けて、不良の作り込みを著しく低減して半導体基板を高歩留まりで、且つ高品質で製造できるようにする。【解決手段】検査された各半導体基板上の不良の位置データ101,102,103を、半導体基板上に対して設定された格子状の画素からなる画像データ上に座標指定し、座標指定された画像データ上において格子状の画素毎に不良の個数を複数の半導体基板について加算して濃淡値で示される不良分布画像データ111,112,113を作成する不良分布画像データ作成工程と、作成された不良分布画像データを表示手段に表示し、表示された不良分布画像データに基いて半導体基板上における不良の発生状態を把握する不良発生状態把握工程とを有する。

請求項（抜粋）：

複数の製造工程を経て半導体基板を製造する半導体基板の製造方法において、前記所望の製造工程で製造された複数の半導体基板について各半導体基板上に発生した不良の位置を検査装置で検査する検査工程と、該検査工程で検査された各半導体基板上の不良の位置データを、半導体基板上に対して設定された格子状の画素からなる画像データ上に座標指定し、該画像データ上において格子状の画素毎に不良の個数を複数の半導体基板について加算して不良分布画像データを作成する不良分布画像データ作成工程と、該不良分布画像データ作成工程で作成された不良分布画像データに基いて半導体基板上における不良の発生状態を把握する不良発生状態把握工程とを有することを特徴とする半導体基板の製造方法。

IPC (3件)：

H01L 21/66 , G01N 21/88 , G06T 7/00

FI (5件)：

H01L 21/66 J , H01L 21/66 A , H01L 21/66 Z , G01N 21/88 E , G06F 15/62 405 A

引用特許：

審査官引用 (4件)

特開昭61-100941
半導体ウェハの不良解析装置及び不良解析方法
公報種別：公開公報出願番号：特願平7-101181 出願人：三菱電機株式会社, 菱電セミコンダクタシステムエンジニアリング株式会社
半導体デバイス解析装置
公報種別：公開公報出願番号：特願平7-166875 出願人：株式会社アドバンテスト

全件表示

前のページに戻る