特許
J-GLOBAL ID：200903051192929597

半導体装置の製造方法

発明者：
後藤 啓郎

後藤 啓郎 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平11-018290
公開番号（公開出願番号）：特開2000-216268
出願日： 1999年01月27日
公開日（公表日）： 2000年08月04日
要約：
【要約】【課題】ROM機能を付加した複数種類(例えば2電源系)のCMOSトランジスタを製造するに際し、イオン注入の回数及びレジストパターン形成の回数を減らし、製造工数を削減することができる半導体装置の製造方法の提供。【解決手段】薄膜CMOSトランジスタ(図1の領域A)と厚膜CMOSトランジスタ(図1の領域B)とROMコードトランジスタ(図1の領域C)の5種類のMOSトランジスタからなる半導体装置の製造方法において、ROMコードトランジスタのチャネル表面に反転層(図1の13)を形成するためのイオン注入と薄膜CMOSトランジスタのPチャネルのしきい値電圧を調整するためのイオン注入とを同一工程(図5の(d)工程)にて行い、かつ、薄膜CMOSトランジスタのゲート酸化膜形成のためのレジストパターン(図6(g)の4d)を用いて、薄膜CMOSトランジスタのNチャネルのしきい値電圧を調整するためのイオン注入を行う(図6の(g)工程)。
請求項（抜粋）：
ROMコードトランジスタを含む複数種のMOSトランジスタからなる半導体装置の製造方法において、前記ROMコードトランジスタのチャネル表面に反転層を形成するためのイオン注入が、前記ROMコードトランジスタを除く1以上の他のMOSトランジスタのしきい値電圧を調整するためのイオン注入を兼ね備える、ことを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 21/8246 ,  H01L 27/112 ,  H01L 21/266 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/10 461
FI (4件)：
H01L 27/10 433 ,  H01L 27/10 461 ,  H01L 21/265 M ,  H01L 27/08 321 K
Fターム (20件)：
5F048AA09 ,  5F048AB01 ,  5F048AC03 ,  5F048AC04 ,  5F048BA01 ,  5F048BD04 ,  5F048BE03 ,  5F048BG12 ,  5F083CR02 ,  5F083GA28 ,  5F083PR42 ,  5F083PR43 ,  5F083PR44 ,  5F083PR46 ,  5F083PR52 ,  5F083PR53 ,  5F083PR54 ,  5F083PR56 ,  5F083ZA07 ,  5F083ZA08
引用特許：
審査官引用 (3件)
  • 特開平2-113575
  • 特開平3-021068
  • 入力バッファ回路
    公報種別：公開公報   出願番号：特願平4-121522   出願人：日本電気株式会社

前のページに戻る

TOP

BOTTOM