特許
J-GLOBAL ID：200903051475421719
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平8-052511
公開番号（公開出願番号）：特開平9-223802
出願日： 1996年02月15日
公開日（公表日）： 1997年08月26日
要約：
【要約】【課題】 SOI基板上の2つ以上のMOSFETにSOI膜下のシリコン半導体基板側から夫々異なる電位のバックバイアスを与えて2つ以上の異なる所望のしきい値電圧の制御を可能とする半導体装置及びその製造方法を提供する。【解決手段】 SOI基板上に形成され2つ以上の異なるしきい値電圧を持つMOSFET(T1、T2)の直下の半導体基板1の表面領域に、各々が電気的に分離されるように不純物拡散領域(61、62)を形成する。この不純物拡散領域に各々異なる値の印加電圧を加えて2つ以上の異なるMOSFETのしきい値電圧をバックバイアス効果によって制御する。SOI膜3に形成されたMOSFETの直下の半導体基板の不純物拡散領域は、高加速電圧を印加することが可能なイオン注入装置を用いてSOI膜を貫通するように導電性不純物のイオン注入を行って形成される。本発明の半導体装置を半導体メモリに用いることにより、その読み出し/書き込みの高速化及び安定化を図ることができる。
請求項（抜粋）：
半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成された半導体膜と、前記半導体膜に形成された複数のMOSFETと、前記各MOSFETが形成されている領域の直下の前記半導体基板中に形成された不純物拡散領域とを備え、前記各不純物拡散領域は、互いに電気的に分離されており、かつバイアス電位が印加されていることを特徴とする半導体装置。
IPC (5件)：
H01L 29/786
, H01L 27/01
, H01L 27/08 331
, H01L 27/108
, H01L 21/8242
H01L 29/78 626 C
, H01L 27/01
, H01L 27/08 331 E
, H01L 27/10 681 D
, H01L 29/78 612 B
, H01L 29/78 617 N
