特許

J-GLOBAL ID：200903051550630108

データ処理システム及びデータ処理方法

発明者： ガイ・リン・ガスリー ,  ダニー・マービン・ニール ,  エドワード・ジョン・シルハ ,  スティーブン・マーク・サーバー
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-263160
公開番号（公開出願番号）：特開平9-146878
出願日： 1996年10月03日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】ホスト・ブリッジ中で多数の混在するトランザクションをインバウンドおよびアウトバウンドの両方向に効率的に扱う。【解決手段】データ処理システムは、ホスト・プロセッサと、多数の周辺装置と、ホスト、周辺装置および他のホストもしくは周辺装置をネットワークに接続する一つ以上のブリッジとを含む。各ブリッジが、一次バス(例えばシステム・バス)と二次バスとを接続する。ホスト・ブリッジは、アウトバウンド・データ経路と、インバウンド・データ経路と、制御機構とを含む。アウトバウンド・データ経路は、トランザクションを一次バスからの受け取り順に記憶する待ち行列バッファと読み出し返答データおよびアドレス情報を記憶する多数の並列バッファを含む。読み出し要求および書き込み要求が逐次バッファに記憶され、読み出し返答が多数の並列バッファに記憶されている。ホスト・ブリッジ中のインバウンド経路およびアウトバウンド経路はいずれも、両方向への活動を考慮し、バイパス・トランザクションを許可または禁止する状態機械によって制御される。

請求項（抜粋）：

少なくとも一つのプロセッサをメモリと接続するシステム・バスと、前記システム・バスとは異なるプロトコルを有するI/Oバスと、前記I/Oバスに接続された、前記メモリおよび前記少なくとも一つのプロセッサとでデータを共用する少なくとも一つの周辺装置と、前記I/Oバスを前記システム・バスに相互接続し、前記少なくとも一つの周辺装置と前記メモリとの間の第一のデータ転送を、前記少なくとも一つのプロセッサと前記少なくとも一つの周辺装置との間の第二のデータ転送が完了する前に完了させることにより、トランザクションの順序を制御してデッドロック状態を防ぐブリッジと、を含むことを特徴とするデータ処理システム。

引用特許：

審査官引用 (4件)

• バス・インタフェース制御方式
  公報種別：公開公報   出願番号：特願平4-104113   出願人：富士通株式会社
• データ転送制御装置
  公報種別：公開公報   出願番号：特願平6-006290   出願人：富士通株式会社
• 特開平3-262071
  
• 特開昭57-099843