特許

J-GLOBAL ID：200903051699678839

コンピュータシステム及び同システムにおけるクロック停止信号制御方法

発明者： 萩原 夕子 ,  的場 司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-044919
公開番号（公開出願番号）：特開平9-237130
出願日： 1996年03月01日
公開日（公表日）： 1997年09月09日
要約：

【要約】【課題】インターバルストップクロックモード時に、CPUへのハードウェア割込みが発生してCPUに負荷がかかる場合の性能低下を防ぐ。【解決手段】インターバルストップクロックモード時には、ストップクロック生成回路122からアクティブ状態と非アクティブ状態を交互に繰り返すSTPCLK信号を発生してCPU11に供給することで、当該CPU11を、命令実行が一時停止される状態と命令実行可能な状態とに交互に設定するコンピュータシステムにおいて、システム内で発生される各種割込み要求信号IRQ0〜IRQ15等を割込み種類検出回路123にて検出し、その割込みの種類を判別する。ストップクロック一時停止回路124は、この判別された割込み種類に対応してレジスタ群121に保持されているタイマ値の示す期間だけSTPCLK信号を非アクティブ状態にするようにストップクロック生成回路122を制御する。

請求項（抜粋）：

クロック停止信号入力端子を有し、当該端子に入力されるクロック停止信号が第1の論理状態と第2の論理状態を交互に繰り返す特定モード時には、その第1の論理状態と第2の論理状態の繰り返しに応じて命令実行が一時停止される第1の状態と命令実行可能な第2の状態とを繰り返すCPUを備えたコンピュータシステムにおいて、前記コンピュータシステム内で発生される前記CPUへの各種ハードウェア割込み要求信号を検出する割込み検出手段と、前記特定モード時に、前記割込み検出手段による割込み要求信号検出に応じて前記クロック停止信号を強制的に前記第2の論理状態に設定するクロック停止信号一時停止手段とを具備することを特徴とするコンピュータシステム。

IPC (2件)：

G06F 1/04 301 ,  G06F 15/02 305

FI (2件)：

G06F 1/04 301 C ,  G06F 15/02 305 G

引用特許：

審査官引用 (2件)

• 特開平1-134616
  
• コンピュータシステム
  公報種別：公開公報   出願番号：特願平7-132196   出願人：株式会社東芝, 東芝コンピュータエンジニアリング株式会社