コンピュータシステム

発明者： , ,
出願人/特許権者： ,
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-132196
公開番号（公開出願番号）：特開平8-328684
出願日： 1995年05月30日
公開日（公表日）： 1996年12月13日
要約：

【要約】【目的】一定間隔でSTPCLK#をアサートすることにより見かけ上のCPUスピードを落とすとともに消費電流を低減する。【構成】一定間隔でSTPCLK#をアサートすることにより見かけ上のCPUスピードを落とすと共に、消費電流を低減する。システムイベント(INTR,NMI,SMI,SRESET,INIT)があった場合、一定時間STPCLK#のアサートを禁止し、高速動作させる。ISAリフレッシュサイクル時に従来HOLD/HLDAサイクルの代わりにSTPCLK#をアサートすることにより、ストップグラント状態でリフレッシュサイクルを行う。

請求項（抜粋）：

CPUの内部クロックを停止することによりCPUの消費電力を低減するための割り込み信号を備えたCPUを有したコンピュータシステムにおいて、前記CPUの消費電力を低減するための割り込み信号を一定間隔でアサートすることにより前記CPUの動作速度を低減するとともにCPUの消費電力を節減するコンピュータシステム。

IPC (3件)：

G06F 1/04 301 , G06F 9/30 330 , G06F 9/46 310

FI (3件)：

G06F 1/04 301 C , G06F 9/30 330 C , G06F 9/46 310 Z

引用特許：

審査官引用 (11件)

情報処理装置
公報種別：公開公報出願番号：特願平6-132237 出願人：セイコーエプソン株式会社
クロック速度制御回路
公報種別：公開公報出願番号：特願平5-273515 出願人：シャープ株式会社
特開平2-294712

全件表示

前のページに戻る