ディジタル信号処理装置とこれを用いたディジタル信号変調装置,ディジタル信号復調装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：武顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-302148
公開番号（公開出願番号）：特開平8-163074
出願日： 1994年12月06日
公開日（公表日）： 1996年06月21日
要約：

【要約】【目的】直交周波数多重方式によるディジタル信号伝送において、高ビットレ-トの伝送を行なう場合でも、安定な変調および復調を可能とする。【構成】入力端子14からの1シンボルの変調すべき入力信号G(n)は、複素共役部11aに供給されてその複素共役信号G*(n)が生成され、次いで、FFT部10に供給されて高速フ-リエ変換される。このFFT部10の出力信号は共役複素部11bに供給され、その複素共役信号が生成される。かかる一連処理動作は、入力信号G(n)を逆高速フ-リエ変換したことになる。共役複素部11bの出力信号g(k)は一旦メモリ12に記憶され、次いで、最後のM個のサンプルが読み出されてガ-ドインタバルの信号となり、次に、1有効シンボルの信号としてメモリ12の最初から読出しが行なわれる。図示される全ての構成部は、1つのIC回路に集積される。

請求項（抜粋）：

入力信号の少なくともN(>0)点のサンプルの逆高速フ-リエ変換あるいは高速フ-リエ変換を行なう逆高速フーリエ変換部あるいは高速フーリエ変換部と、該逆高速フーリエ変換部あるいは高速フーリエ変換部の出力の一部あるいは全部を一時的に記憶するための第1のメモリと、該逆高速フーリエ変換部あるいは高速フーリエ変換部と該第1のメモリなどを制御するための制御部とを有し、かつ、少なくとも該逆高速フーリエ変換部あるいは高速フーリエ変換部と該第1のメモリと該制御部を1つの集積回路に集積化したことを特徴とするディジタル信号処理装置。

IPC (4件)：

H04J 11/00 , G06F 17/14 , H04L 27/00 , H04L 27/18

FI (2件)：

G06F 15/332 A , H04L 27/00 C

引用特許：

審査官引用 (2件)

特表昭62-502932
信号量子化装置及びその方法
公報種別：公開公報出願番号：特願平5-064822 出願人：アメリカンテレフォンアンドテレグラフカムパニー

前のページに戻る