特許
J-GLOBAL ID：200903051867252303
半導体装置およびその製造方法
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-294736
公開番号（公開出願番号）：特開平8-153806
出願日： 1994年11月29日
公開日（公表日）： 1996年06月11日
要約：
【要約】【目的】 オフセット領域を精度よく形成することができるとともにメモリアレイ面積の小さい多値メモリを有する半導体装置およびその製造方法を提供する。【構成】 第1ゲート電極3の両側面上に位置するサイドウォール絶縁層5の外側表面のほぼ延長線上に、その側端部が位置するようにオフセットソース/ドレイン領域(N型拡散領域)6を形成する。このN型拡散領域6はサイドウォール絶縁層5をマスクとしてイオン注入することによって自己整合的に形成される。それにより、オフセット領域17も自己整合的に形成される。
請求項（抜粋）：
主表面を有する半導体基板と、前記半導体基板の主表面上に所定の間隔を隔てて形成された複数の第1のゲート電極と、前記複数の第1のゲート電極の各々の両側表面上に接触して形成されたサイドウォール絶縁膜と、前記半導体基板の主表面上の、前記サイドウォール絶縁膜の外側表面のほぼ延長線上にその側端部が位置するように所定の間隔を隔てて形成された複数の第1導電型のオフセットソース/ドレイン領域と、データ注入部に位置する、前記オフセットソース/ドレイン領域と前記第1のゲート電極との間のオフセット部に形成された第1導電型のデータ注入層と、前記複数の第1のゲート電極の上部表面に接触するように形成された第2のゲート電極とを備えた、半導体装置。
IPC (2件)：
H01L 21/8246
, H01L 27/112
