クロック生成回路のテスト回路

発明者：
出願人/特許権者：
代理人 (1件)：石野正弘
公報種別：公開公報
出願番号（国際出願番号）：特願2005-154310
公開番号（公開出願番号）：特開2006-333119
出願日： 2005年05月26日
公開日（公表日）： 2006年12月07日
要約：

【課題】正確に変調周期分のサンプリングが可能で測定期間を短くすることができ、中心周波数を正確にテストすることでSSCGの変調機能の一つであるダウンスプレッドコントロールの機能テストを正確に行うことができるクロック生成回路のテスト回路を得る。【解決手段】コンパレータ21で変調波生成回路16からのアナログ変調波信号Smをデジタル信号Sdに変換して出力し、該デジタル信号Sdに応じて、カウンタ22でクロック生成回路2から出力されたクロック信号Soの周期のカウントを行い、該カウント値とあらかじめ規格値メモリ24に設定されたクロック信号Soの中心周波数の規格値とを比較回路25で比較するようにした。【選択図】図1

請求項（抜粋）：

電圧制御発振器への制御電圧に所定のアナログ変調波信号を加算してクロック信号を生成する周波数変調機能を有したクロック生成回路から出力されたクロック信号の中心周波数の測定を行うクロック生成回路のテスト回路において、前記アナログ変調波信号をデジタル信号に変換して出力するA/D変換回路と、該A/D変換回路からのデジタル信号に応じて、前記クロック生成回路から出力されたクロック信号の周期のカウントを行うカウンタと、該カウンタの計数値を記憶するカウンタメモリと、前記クロック生成回路から出力されたクロック信号の中心周波数の所定の規格値を記憶する規格値メモリと、前記カウンタメモリに記憶された値と該規格値メモリに記憶された規格値とを比較し、該比較結果を出力する比較回路と、を備えることを特徴とするクロック生成回路のテスト回路。

IPC (9件)：

H03K 5/19 , H03L 7/095 , H03M 1/34 , H03K 4/06 , H04L 7/033 , G06F 1/04 , H01L 21/822 , H01L 27/04 , G01R 31/28

FI (8件)：

H03K5/19 T , H03L7/08 B , H03M1/34 , H03K4/06 H , H04L7/02 B , G06F1/04 301F , H01L27/04 T , G01R31/28 P

Fターム (48件)：

2G132AA11 , 2G132AB01 , 2G132AC03 , 2G132AD04 , 2G132AK07 , 2G132AK09 , 2G132AL09 , 2G132AL11 , 5B079BC02 , 5B079DD03 , 5F038DT07 , 5F038DT15 , 5F038DT19 , 5F038EZ08 , 5F038EZ20 , 5J022AA02 , 5J022CB01 , 5J022CD02 , 5J022CE05 , 5J022CF01 , 5J039DA12 , 5J039DB05 , 5J039KK23 , 5J039KK27 , 5J039KK33 , 5J039MM11 , 5J106AA04 , 5J106BB08 , 5J106CC01 , 5J106CC21 , 5J106CC38 , 5J106CC52 , 5J106DD06 , 5J106DD13 , 5J106DD17 , 5J106DD32 , 5J106KK15 , 5J106KK31 , 5J106KK32 , 5K047AA15 , 5K047GG09 , 5K047KK04 , 5K047KK12 , 5K047MM33 , 5K047MM46 , 5K047MM50 , 5K047MM55 , 5K047MM63

引用特許：

出願人引用 (1件)

特開昭63-187949号公報

審査官引用 (3件)

特開昭63-187949
ノイズ低減機能付き発振器、書き込み装置及び書き込み装置の制御方法
公報種別：公開公報出願番号：特願2001-108967 出願人：セイコーエプソン株式会社
スペクトラム拡散クロック発生回路
公報種別：公開公報出願番号：特願2002-371984 出願人：富士通株式会社

引用文献：

審査官引用 (1件)

「パルス計測の基礎と応用」, 19721110, 初版, 初版

前のページに戻る