特許
J-GLOBAL ID:200903052089458337
トリミング回路、調整回路及び半導体装置
発明者:
,
出願人/特許権者:
,
代理人 (1件):
恩田 博宣 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-206876
公開番号(公開出願番号):特開2002-026131
出願日: 2000年07月07日
公開日(公表日): 2002年01月25日
要約:
【要約】【課題】トリミング素子の仮想切断又は仮想短絡を可能にすると共に、トリミング素子の増加に伴う占有面積の増大を抑えることのできるトリミング回路を提供すること。【解決手段】ヒューズ素子F1は抵抗R21と第2電源GNDの間に接続され、抵抗バイパス回路21は、仮想切断時には制御信号Cntに応答してヒューズ素子F1を非切断状態に保持し、通常切断時には制御信号Cnt及びデータ信号D1に基づいてヒューズ素子F1の両端に第1及び第2電源Vcc,GNDを供給して該ヒューズ素子F1を切断する。出力切替回路22は通常使用時にはヒューズ素子F1の切断又は非切断に応じた出力信号Outを出力し、仮想切断時にはデータ信号D1を反転した出力信号Outを出力する。N個のトリミング回路を備えた場合、それぞれに供給するデータ信号と共通に供給する制御信号のためにN+1個の外部端子(パッド)を設ければよい。
請求項(抜粋):
第1及び第2電源のうちの少なくとも一方と抵抗との間に接続されたトリミング素子と、制御信号及びデータ信号が入力され、仮想切断時には前記制御信号に応答して前記トリミング素子を非切断状態に保持し、通常切断時には前記制御信号及び前記データ信号に基づいて前記トリミング素子の両端に前記第1及び第2電源を供給して該トリミング素子を切断する抵抗バイパス回路と、通常使用時には前記トリミング素子の切断又は非切断に応じた出力信号を出力し、前記仮想切断時には前記データ信号に基づく出力信号を出力する出力切替回路と、を備えたことを特徴とするトリミング回路。
IPC (4件):
H01L 21/82
, H01L 27/04
, H01L 21/822
, H03K 19/00
FI (3件):
H03K 19/00 C
, H01L 21/82 F
, H01L 27/04 V
Fターム (20件):
5F038AV02
, 5F038AV06
, 5F038AV17
, 5F064FF05
, 5F064FF27
, 5F064FF36
, 5F064FF45
, 5F064FF52
, 5F064HH10
, 5J056AA00
, 5J056BB51
, 5J056BB53
, 5J056BB60
, 5J056CC23
, 5J056DD23
, 5J056DD24
, 5J056DD26
, 5J056FF07
, 5J056FF08
, 5J056GG04
引用特許:
前のページに戻る