特許

J-GLOBAL ID：200903052109714696

半導体装置およびその製造方法

発明者： 飯塚 敏洋
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-274709
公開番号（公開出願番号）：特開平11-111947
出願日： 1997年10月07日
公開日（公表日）： 1999年04月23日
要約：

【要約】【課題】キャパシタの電極形状を向上させ信頼性の高いスタック型のキャパシタ構造を提供すると共にその製造を容易にする。【解決手段】半導体基板上に下部電極、高誘電率膜および上部電極を順次積層して形成されたキャパシタにおいて、下部電極の表面の凹凸がCMPで研磨され平坦化されている。ここで、半導体基板上の絶縁膜表面に接着材が形成されこの接着材上に導電体膜が堆積される。そして、上記の導電体膜の表面の凹凸はCMPで研磨され平坦表面が形成される。この平坦化された導電体膜が下部電極に加工され高誘電率膜と上部電極とが積層される。

請求項（抜粋）：

半導体基板上に下部電極、高誘電率膜および上部電極を順次積層して形成したキャパシタを有し、前記下部電極の表面の凹凸が除去されて平坦化されていることを特徴とする半導体装置。

IPC (7件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 301 ,  H01L 21/304 321 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/40

FI (6件)：

H01L 27/10 621 B ,  H01L 21/28 301 Z ,  H01L 21/304 321 S ,  H01L 29/40 Z ,  H01L 27/04 C ,  H01L 27/10 651

引用特許：

審査官引用 (2件)

• 白金族金属層の形成方法及びこれを用いたキャパシタ製造方法
  公報種別：公開公報   出願番号：特願平10-053764   出願人：三星電子株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-196157   出願人：株式会社日立製作所