特許
J-GLOBAL ID：200903052151145782
半導体集積回路装置及びその配線方法
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-194749
公開番号（公開出願番号）：特開平9-045778
出願日： 1995年07月31日
公開日（公表日）： 1997年02月14日
要約：
【要約】【課題】 VIA抵抗によるディレイの調節を行うことで、ディレイスペックの厳しい信号の配線を施すことができる半導体集積回路装置の配線方法を提供することにある。【解決手段】 半導体集積回路装置上の素子間に配線を行う半導体集積回路装置の配線方法において、各素子の配置位置に基づいて各素子間に信号を配線して配線経路を決定し、前記配線経路上の信号の伝搬遅延が所定の範囲を満たしているか判断し、前記伝搬遅延が所定の範囲を満たしていない場合には、前記配線経路上のVIAのスルーホールの個数、面積またはその両方を、前記伝搬遅延が所定の範囲を満たすように変更する。
請求項（抜粋）：
半導体基板上の素子間に配線を行う半導体集積回路装置の配線方法において、各素子の配置位置に基づいて各素子間に信号を配線して配線経路を決定し、前記配線経路上の信号の伝搬遅延が所定の範囲を満たしているか判断し、前記伝搬遅延が所定の範囲を満たしていない場合には、前記配線経路上のVIAのスルーホールの個数、面積またはその両方を、前記伝搬遅延が所定の範囲を満たすように変更することを特徴とする半導体集積回路装置の配線方法。
IPC (4件)：
H01L 21/82
, H01L 21/3205
, H01L 27/04
, H01L 21/822
H01L 21/82 W
, H01L 21/88 A
, H01L 27/04 D
