ベクトル処理装置のルーティングアドレス生成方式

発明者：
出願人/特許権者：
代理人 (1件)：河原純一
公報種別：公開公報
出願番号（国際出願番号）：特願2001-144727
公開番号（公開出願番号）：特開2002-342306
出願日： 2001年05月15日
公開日（公表日）： 2002年11月29日
要約：

【要約】【課題】メモリマッピングを従来のインタリーブ方式から変更することにより、2飛びメモリアクセスおよび2のn乗飛びメモリアクセスの性能を向上させる。【解決手段】アダー部4は、ベクトル演算部1から送られてくる先頭要素アドレスと要素間距離との加算によってベクトル要素毎のリクエストのメモリアクセスアドレスを生成する。ルーティングアドレス生成部5は、各ベクトル要素毎に、メモリアクセスアドレスの一部であるルーティングアドレスの1ビットとメモリアクセスアドレスのルーティングアドレス以外の1ビットとの排他的論理和をとり、ルーティングアドレスの1ビットと置き換えて新たなルーティングアドレスとする。競合調停部6は、新たなルーティングアドレスに従って主記憶部2と接続する各接続ポート毎にリクエストの競合調停を行い、クロスバ部7は、競合調停に従ってベクトル要素毎のリクエストを各接続ポートに出力する。

請求項（抜粋）：

ベクトル要素,先頭要素アドレスおよび要素間距離を出力してリクエストを行うベクトル演算部と、同時並行処理を行うことが可能な複数のメモリバンクから構成され複数の接続ポートを有する主記憶部と、前記ベクトル演算部と前記主記憶部間で複数のリクエストを前記主記憶部に接続する各接続ポート毎に独立にアクセス制御するメモリアクセス制御部とを備えるベクトル処理装置において、前記メモリアクセス制御部が、ベクトル要素毎のリクエストのメモリアクセスアドレスを前記ベクトル演算部から送られてくる先頭要素アドレスと要素間距離との加算によって生成するアダー部と、各ベクトル要素毎に、メモリアクセスアドレスの一部であるルーティングアドレスの下位1ビットとメモリアクセスアドレスのルーティングアドレス以外の1ビットとの排他的論理和をとる排他的論理和回路を備え、該排他的論理和回路の出力を前記ルーティングアドレスの下位1ビットと置き換えて新たなルーティングアドレスとするルーティングアドレス生成部と、前記ルーティングアドレス生成部により生成されたルーティングアドレスに従って前記主記憶部と接続する各接続ポート毎にリクエストの競合調停を行う競合調停部と、前記競合調停部の競合調停に従ってベクトル要素毎のリクエストを各接続ポートに出力するクロスバ部とを備えることを特徴とするベクトル処理装置のルーティングアドレス生成方式。

IPC (4件)：

G06F 17/16 , G06F 9/34 350 , G06F 9/38 310 , G06F 12/06 540

FI (5件)：

G06F 17/16 A , G06F 17/16 B , G06F 9/34 350 B , G06F 9/38 310 G , G06F 12/06 540 G

Fターム (11件)：

5B013AA14 , 5B033CA18 , 5B033DB09 , 5B033DB12 , 5B033DB13 , 5B056BB31 , 5B056DD12 , 5B060AB25 , 5B060AC15 , 5B060CA12 , 5B060HA08

引用特許：

出願人引用 (6件)

特開昭62-054350
計算機システム
公報種別：公開公報出願番号：特願平10-336858 出願人：株式会社日立製作所
特開昭58-220287

全件表示

審査官引用 (2件)

特開昭62-054350
計算機システム
公報種別：公開公報出願番号：特願平10-336858 出願人：株式会社日立製作所

前のページに戻る