特許

J-GLOBAL ID：200903052248478727

中間値発生器基準を有するMRAM

発明者： ナジ、ピーター ケイ.
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 桑垣 衛
公報種別：公表公報
出願番号（国際出願番号）：特願2003-522938
公開番号（公開出願番号）：特表2005-501370
出願日： 2002年08月02日
公開日（公表日）： 2005年01月13日
要約：

本MRAM構造には、メモリセル(44乃至47)のデータ列(40)と、中間値発生器を含み基板上においてデータ列に隣接して配設される基準列(41)と、が含まれる。メモリセル(58乃至59)及び中間値発生器は、同様な磁気抵抗メモリ素子、例えば、MTJ素子を含む。発生器のMTJ素子は、各々RmaxとRminの内の一方に設定され、また、互いに接続して総抵抗がRmaxとRminとの間の中間値になる。差動読出し回路をデータ列及び基準列に接続して、データ電圧を基準電圧と差異比較する。

請求項（抜粋）：

磁気抵抗ランダムアクセスメモリ構造において、 情報を記憶するために接続したメモリセルのデータ列であって、各メモリセルは、Rmax状態とRmin状態の内の一方にプログラム可能な不揮発性磁気抵抗効果素子を含む前記データ列と、 前記データ列に隣接して配設した中間値発生器セルを含む基準列であって、前記中間値発生器セルには、各々Rmax状態及びRmin状態を有し、また、各々RmaxとRminの内の一方に設定される複数の不揮発性磁気抵抗効果素子が含まれ、前記複数の不揮発性磁気抵抗効果素子は、互いに接続して、総抵抗がRmaxとRminとの間の中間値抵抗になる前記基準列と、 を含む構造。

IPC (4件)：

G11C11/15 ,  H01L27/10 ,  H01L27/105 ,  H01L43/08

FI (4件)：

G11C11/15 150 ,  H01L27/10 481 ,  H01L43/08 Z ,  H01L27/10 447

Fターム (7件)：

5F083FZ10 ,  5F083GA11 ,  5F083KA06 ,  5F083LA10 ,  5F083MA06 ,  5F083MA19 ,  5F083MA20

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2001-241132   出願人：株式会社東芝