特許
J-GLOBAL ID：200903052253759882

薄膜トランジスタおよびその製造方法

発明者：
保苅 一志

保苅 一志 について

, 
石井 裕満

石井 裕満 について

, 
吉田 基彦

吉田 基彦 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


代理人 (1件)： 長南 満輝男
公報種別：公開公報
出願番号（国際出願番号）：特願2004-378475
公開番号（公開出願番号）：特開2006-186119
出願日： 2004年12月28日
公開日（公表日）： 2006年07月13日
要約：
【課題】 真性酸化亜鉛からなる半導体薄膜を有する薄膜トランジスタの製造に際し、加工精度を良くする。【解決手段】 まず、真性酸化亜鉛からなる半導体薄膜8の上面中央部に中央保護膜9を形成し、その上にn型酸化亜鉛からなるオーミックコンタクト層10、11および上面保護膜12、13を形成し、その上に上層絶縁膜16を成膜する。次に、上層絶縁膜16および上面保護膜12、13にコンタクトホール14、15を形成する。この場合、チャネル長Lは中央保護膜9の所定方向の寸法により決定され、チャネル幅Wはコンタクトホール14、15の所定方向の寸法により決定される。これにより、半導体薄膜8にサイドエッチングがやや生じても、チャネル長Lおよびチャネル幅Wに寸法変化が生じることはない。【選択図】 図1
請求項（抜粋）：
半導体薄膜と、該半導体薄膜の一面に形成されたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体薄膜に対向して形成されたゲート電極と、前記半導体薄膜上に前記半導体薄膜のチャネル領域上で分離して形成され、前記半導体薄膜の端面を完全に覆って形成された一対のオーミックコンタクト層と、前記各オーミックコンタクト層にそれぞれ接続されたソース電極およびドレイン電極と、を具備することを特徴とする薄膜トランジスタ。
IPC (2件)：
H01L 29/786 ,  H01L 21/336
FI (2件)：
H01L29/78 616K ,  H01L29/78 618B
Fターム (31件)：
5F110AA30 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE44 ,  5F110FF03 ,  5F110GG04 ,  5F110GG28 ,  5F110GG29 ,  5F110GG42 ,  5F110GG43 ,  5F110GG45 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK08 ,  5F110HK32 ,  5F110HK33 ,  5F110HK35 ,  5F110HL07 ,  5F110HL23 ,  5F110NN02 ,  5F110NN12 ,  5F110NN24 ,  5F110NN35 ,  5F110NN72 ,  5F110QQ04 ,  5F110QQ05 ,  5F110QQ09
引用特許：
出願人引用 (1件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM