特許
J-GLOBAL ID：200903052561929403
積層セラミック回路基板の製造方法
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平9-355989
公開番号（公開出願番号）：特開平11-186448
出願日： 1997年12月25日
公開日（公表日）： 1999年07月09日
要約：
【要約】【課題】 本発明はキャビティ部の配置・形状にかかわらず簡単に形成でき、しかも設計の自由度が向上する積層セラミック回路基板の製造方法を提供する。【解決手段】(1)光硬化可能なモノマーを有するセラミックスリップ材の塗布・乾燥処理よってセラミック層となる塗布膜を形成する工程、(2)前記塗布膜に選択的な露光処理・現像処理を施すことよって塗布膜にキャビティ部形成用貫通孔を形成する工程、(3)前記キャビティ部用貫通孔内に樹脂ペーストを印刷・充填処理するとともに、前記塗布膜上に内部導体パターン及び又は電子部品素子接続用パターンとなる導体膜を導電性ペーストを印刷処理して、内部導体パターン及び又は電子部品素子接続用パターンとなる導体膜を形成する工程の各工程(1)〜(3)を順次繰り返して積層体を形成し、積層体を焼成した。
請求項（抜粋）：
複数のセラミック層が積層されて成る積層体の内部に、内部導体パターン及びビアホール導体を配置するとともに、前記積層体の表面に電子部品素子を収納するキャビティ部を形成して成る積層セラミック回路基板の製造方法において、(1)光硬化可能なモノマーを有するセラミックスリップ材の塗布・乾燥処理よってセラミック層となる塗布膜を形成する工程、(2)前記塗布膜に選択的な露光処理・現像処理を施すことよって、ビアホール導体となる貫通孔を形成するとともに、少なくとも一方の表面に位置するセラミック層となる塗布膜に対してキャビティ部となる貫通孔を形成する工程、(3)ビアホール導体となる貫通孔内に導電部材を充填配置するとともに、前記塗布膜上に導電性ペーストを印刷処理して内部導体パターンとなる導体膜を形成するとともに、前記キャビティ部となる貫通孔を形成した塗布膜に対して、該キャビティ部となる貫通孔内に樹脂ペーストを充填して樹脂充填部材を形成する工程と、(1)〜(3)工程の繰り返して支持基板上に積層体を形成する工程、前記支持基板上から前記積層体を剥離し、焼成処理する工程とから成る積層セラミック回路基板の製造方法。
IPC (2件)：
FI (3件)：
H01L 23/12 D
, H05K 3/46 H
, H01L 23/12 N
