MOSトランジスタおよびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：船橋国則
公報種別：公開公報
出願番号（国際出願番号）：特願平4-034404
公開番号（公開出願番号）：特開平5-206407
出願日： 1992年01月23日
公開日（公表日）： 1993年08月13日
要約：

【要約】【目的】本発明は、基板(または基体)表面に対してゲートを深さ方向に形成することで、MOSトランジスタの形成面積を小さくして高集積化を図る。【構成】半導体基板11に設けた溝14の一方の側壁15と底面16上とに第1のゲート絶縁膜17を介して第1のゲート18を形成し、同溝14の他方の側壁20と底面21上とに第2のゲート絶縁膜22を介して第2のゲート23を形成し、溝14の内部を除く半導体基板11の上層に第1,第2のソース・ドレイン領域19,24を設け、溝14の底面側の半導体基板11の上層に第3のソース・ドレイン領域25を設けたものである。または、絶縁性基体(図示せず)の上層に設けた半導体部(図示せず)の上層と下層とにソース・ドレイン領域(図示せず)を形成し、半導体部の両側壁側にゲート絶縁膜(図示せず)を介してゲート(図示せず)を形成したものである。

請求項（抜粋）：

半導体基板に形成した溝と、前記溝の一方側の側壁とこの一方側の側壁側における当該溝の底面とに設けた第1のゲート絶縁膜と、前記第1のゲート絶縁膜の表面に設けた第1のゲートと、前記溝に対して前記第1のゲート絶縁膜側の前記半導体基板の上層に形成した第1のソース・ドレイン領域と、前記溝の他方側の側壁とこの他方側の側壁側における当該溝の底面とに設けた第2のゲート絶縁膜と、前記第2のゲート絶縁膜の表面に設けた第2のゲートと、前記溝に対して前記第2のゲート絶縁膜側の前記半導体基板の上層に形成した第2のソース・ドレイン領域と、前記第1のゲートと前記第2のゲートとの間の前記半導体基板の上層に形成した第3のソース・ドレイン領域とよりなることを特徴とするMOSトランジスタ。

IPC (2件)：

H01L 27/108 , H01L 27/088

FI (2件)：

H01L 27/10 325 H , H01L 27/08 102 H

引用特許：

審査官引用 (6件)

特開平2-246155
特開平3-106069
特開昭63-024659

全件表示

前のページに戻る