特許
J-GLOBAL ID：200903052672651137

半導体装置の製造方法

発明者：
竹園 青一郎

竹園 青一郎 について

, 
小堀 悦理

小堀 悦理 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (3件)： 岩橋 文雄 ,  坂口 智康 ,  内藤 浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-340451
公開番号（公開出願番号）：特開2005-109138
出願日： 2003年09月30日
公開日（公表日）： 2005年04月21日
要約：
【課題】配線工程において、溝に生じる肩落ち部を除去することにより、ショート不良マージンを向上させた半導体装置の製造方法を提供する。【解決手段】複数の下層配線53が形成された半導体基板51上に保護膜54を形成する工程と、保護膜54の上に絶縁膜55を形成する工程と、レジストマスク59を用いて絶縁膜55に下層配線53に達するようにビアホール56を形成する工程とを有する。次に、隣り合うビアホール56の上部に形成されたテーパ形状を除去する工程を有する。さらに、ビアホール56底に露出した保護膜54を除去する工程と、ビアホール56をバリア膜57と金属膜58からなる導電膜で埋め込み、配線を形成する工程を有する。これにより、配線間ショートを防ぐことができ、歩留まりが向上する。【選択図】図4
請求項（抜粋）：
レジストマスクを用いて絶縁膜に隣り合う溝を形成する工程(a)と、 前記隣り合う溝の上部に形成されたテーパ形状を除去する工程(b)と、 前記溝を導電膜で埋め込み、配線を形成する工程(c)と、 を有する半導体装置の製造方法。
IPC (2件)：
H01L21/768 ,  H01L21/28
FI (4件)：
H01L21/90 A ,  H01L21/28 L ,  H01L21/28 301R ,  H01L21/90 K
Fターム (62件)：
4M104BB02 ,  4M104BB04 ,  4M104BB32 ,  4M104CC01 ,  4M104DD07 ,  4M104DD08 ,  4M104DD12 ,  4M104DD15 ,  4M104DD16 ,  4M104DD37 ,  4M104DD75 ,  4M104EE08 ,  4M104EE12 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104HH01 ,  4M104HH04 ,  4M104HH09 ,  4M104HH12 ,  4M104HH14 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN32 ,  5F033PP15 ,  5F033QQ01 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ34 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR05 ,  5F033RR06 ,  5F033SS04 ,  5F033SS11 ,  5F033TT02 ,  5F033XX01 ,  5F033XX03 ,  5F033XX05 ,  5F033XX12 ,  5F033XX14 ,  5F033XX24 ,  5F033XX28 ,  5F033XX31
引用特許：
出願人引用 (1件)

前のページに戻る

TOP

BOTTOM