特許

J-GLOBAL ID：200903052695886557

ヘテロ接合バイポーラトランジスタの製造方法

発明者： バーラム ジャラリ-ファラハニ ,  クリフォード アラン キング
出願人/特許権者： ルーセント テクノロジーズ インコーポレイテッド
代理人 (1件)： 三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平8-330726
公開番号（公開出願番号）：特開平9-181091
出願日： 1996年12月11日
公開日（公表日）： 1997年07月11日
要約：

【要約】【課題】 比較的平坦な構造を有するヘテロ接合バイポーラトランジスタの製造方法を提供する。【解決手段】 集積回路におけるヘテロ接合バイポーラトランジスタは、内側領域ベース部分(60)および外側領域ベース部分(70)を有する。内側領域ベース部分は、実質的にエピタキシャルシリコン-ゲルマニウム合金からなる。外側領域ベース部分は、実質的に多結晶材料からなり、イオン注入された不純物の分布を含む。エミッタ(80)は、内側領域ベース部分を覆い、スペーサ(100)はエミッタを少なくとも部分的に覆う。スペーサは、少なくともイオン注入される不純物の横方向の広がりの特性距離だけ外側領域ベース部分にオーバハングする。

請求項（抜粋）：

(a)誘電体層により規定されるウィンドウ内に第1導電型の単結晶シリコンコレクタ領域を形成するステップと、(b)前記コレクタ領域と、この領域に隣接する誘電体層の少なくとも一部の上に、非選択性急速熱エピタキシにより、シリコン核形成層を形成し、その後、非選択性急速熱エピタキシにより、第1導電型とは反対の第2導電型のシリコン-ゲルマニウム(Si-Ge)合金層を形成するステップと、このようにして得られた各層は、コレクタ領域の上の部分(内側領域)では、エピタキシャル成長し、誘電体層の上の部分(外側領域)では、多結晶であり、(c)前記Si-Ge合金層の上に、非選択性急速熱エピタキシにより、第1導電型のシリコン層(エミッタ層となる)を形成するステップと、このようにして得られたシリコン層は、コレクタ領域の上の部分(内側領域)では、エピタキシャル成長し、誘電体層の上の部分(外側領域)では、多結晶であり、(d)第2導電型のドーパント種を、前記Si-Ge合金層とエミッタ層の内側領域には注入せず、外側領域に注入するステップと、(e)前記注入ステップにより、合金層の外側領域とエミッタ層の外側領域の両方に、第2導電型がドーピングされるようになることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。

IPC (3件)：

H01L 21/331 ,  H01L 29/73 ,  H01L 29/165

FI (2件)：

H01L 29/72 ,  H01L 29/165

引用特許：

審査官引用 (3件)

• 特開平4-179235
  
• 特開平3-209833
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平6-044367   出願人：株式会社東芝